在allegro上-12.5mmCLK-DQS140mm这个等长误差应怎么设置

最新推荐文章于 2023-06-06 01:32:55 发布
VIP文章 最新推荐文章于 2023-06-06 01:32:55 发布
阅读量297 收藏 3
点赞数 4
分类专栏： allegro相关小技巧 文章标签： pcb工艺
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_54787054/article/details/127475713
版权

在allegro上-12.5mmCLK-DQS140mm这个等长误差应怎么设置

在allegro上（-12.5mm<CLK-DQS<140mm)这个等长误差应怎么设置？
不等式翻译过来的意思就是
CLK要么比DQS短，但是不能超过12.5mm
CLK要么比DQS长，但是不能超过140mm
所以规则管理器里面设置把CLK设为基准，DQS的规则设置为63.75：76.25即可

不觉明了
关注
  • 4
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 7
    评论
专栏目录
DDR内存时序设置详解
09-28
DDR内存时序设置详解 DDR内存时序设置详解
精通DDR3 PCB设计
jfl558604的博客
05-11 931
原文：https://blog.csdn.net/huangbinvip/article/details/105473768。版权声明：本文为作者原创文章，转载请附上博文链接！作者：huangbinvip。
ddr4 dqs 频率_DDR工作原理_DDR DQS信号的处理
weixin_39747755的博客
12-20 4818
DDR=Double Data Rate双倍速率同步动态随机存储器。严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR，其中，SDRAM 是Synchronous Dynamic Random Access Memory的缩写，即同步动态随机存取存储器。本文首先介绍了DDR工作原理及结构图，其次阐述了DDR DQS信号的处理，具体的跟随小编一起来了解一下。DDR工作原理及结构图DDR的基本...
allegro标注尺寸设置_CAD中出现换个样式标注的数值不一样了？
weixin_42511024的博客
01-02 624
CAD也疯狂前不久，有个网友私信小编，说是CAD中遇到了同一个尺寸用不同的样式标注的数值不一样。于是我看了一下他的图。如图大家看图可能已经发现了，图形的实际尺寸是1498，换了样式标注后却是1500，那就是样式出现了问题了。样式里设置标注的精度、修改了标注样式的舍入值、设置了标注的测量单位比例等都会引起同一个尺寸用不同的样式标注的数值不一样，下面来逐一讲解。一、设置标注的精度也就是我们常说的四舍五...
Allegro PCB差分对规则设置
tianpu2320959696的博客
06-06 3139
第一，在allegro菜单下执行Assign Differential Pair命令后，弹出下面对话框，根据下图操作，设计好差分对。频率越高，误差越小。频率越高，差分对的误差越少。所以我们在设置差分对时，我们要了解它的频率大小，设计不当，导致信号线跑不起来，做。成了报废PCB板，今天小北PCB设计室为大家详细介绍Allegro PCB差分对规则设置的步骤。在PCB设计过程中，很多PCB中有差分对，我们一般对差分对的误差设为5mil。我们也可以在allegro PCB 规则设置中，建立差分对。
Allgeo17.4差分对组内等长以及组间等长
weixin_42864056的博客
06-20 1万+
关于allego17.4差分对组内以及组间等长的设置以及操作方法，差分线不仅存在组内等长，有的还存在组间等长。现已四组差分数据线为例进行设置，原理图如下 注：此原理图只为演示本次差分设置操作使用，其不具有任何实用性功能，且差分对的设置已在原理图中完成DATA0/1/2/3共四组，不在PCB中在论述：PCB中元器件摆放位置如下图： 1、差分走线线宽/线距=0.102mm/0.102mm，此差分对规则设计与应用不在此论述2、选择进入规则管理器“Constraint Manager->Electrical->N
Allegro如何创建差分对
bhxc809751502的博客
01-09 5025
2、在弹出的约束管理器对话框中，选择Physical→Net→All Layers→然后选中一个网络按住Ctrl键，选中需要设置为差分对的另一个网络→点击右键Create（创建）→DifferentailPair（差分对）。选中两个Pin Pair，右击→Create（创建）→Match Group...（匹配组）然后为这两个Pin Pair创建匹配组。然后设置好差分对的走线长度误差，设置差分对的目标线就可以拉差分对的等长线了。然后给差分对赋予走线约束规则，就完成了对差分对的设置。
LPDDR4的训练(training)和校准(calibration)--Write Leveling(写入均衡)
ltqdxl的博客
04-13 7557
Write Leveling是从DDR3开始引入的概念，为了解决DQS和CLK的edge alignment的问题。   因为从DDR3开始采用了新的拓扑结构：fly-by。即多个DRAM放置在PCB上时(或多个die)，地址线，控制线，时钟线采用fly-by方式进行布线，DQ,DQS和DMI还是采用点对点的布线方式。采用了fly-by的结构，CLK到达菊花链的各个die的时间是不一样的。具体而言，到达菊花链起始端会早些，到达末端会晚些，对于分布在链上的各个DRAM chip来说，不仅存在time skew
DDR3基本概念 - Write leveling（写入均衡）
漫不经心
06-17 2227
原文链接：https://blog.csdn.net/tbzj_2000/article/details/88304245 为了提供更好的信号完整性，DDR3的memory controller可以使用write leveling来调整DQS差分对和CK差分对的相对位置，利用DQS差分对路径上的可调整延时来达成该目的。 对于简单的运用，比如on-board DDR memory，并且仅有一颗DDR内存的情况下可以考虑不需要做write leveling。 T型布线，如下图。该布线方式同步切换噪声（Simul
DDR基础知识点汇总
学而不思则罔，思而不学则殆
03-30 1万+
参考文章： 土老冒谈硬件 深度解析DDR3内存新特性 SDRAM最开始是时钟下降沿采样，数据传输速率和频率是1:1关系，即一个周期可传输1bit数据； DDR1，采用时钟双边沿采样，即上升沿、下降沿都采样。一个时钟周期可传输2bit数据，这个时候，就叫预取2bit技术了（因为一拍需要预取2bit数据）。可知预取2bit技术的基础，就是双边沿采样。 DDR2，预取4bit。 DDR3，预取8bit。举例，DDR3-800内存的存储核心频率其实仅有100MHz，其输入/输出时钟频率为400MHz，利用双边沿采
allegro如何等长走线
weixin_62567907的博客
01-02 2万+
1、打开规则管理器 2、找到等长规则设置将需要做等长的网络选中建立一个等长组 3、填写等长组名称 4、设置等长长度 此长度为正负范围的。例如需要1.27mm表示 -1.27mm到1.27mm。 5、打开分析模型。analyze→analysis modes。 6、需要等长走线的等长组需要预留走等长的空间，然后将等长组的参考网络固定，系统默认等长组中最长的网络为参考 7、走等长。使用此功能将不等长的线走至等长误差范围之内。 8、走等长时，，右下角有等长延迟提...
差分时钟、DQS与DQM - DDRx的关键技术介绍（上）
07-17
通过文章来把这些DDR关键技术再给大家介绍一下。
Allegro 16.6 等长设置规则
09-21
Allegro 16.6 等长设置规则，分享下载，欢迎大家下载学习
Allegro16.6设置等长规则.pdf
07-03
针对接触过Cadence软件，画板时具有特殊要求，比如等长线的绘制联系。
Allegro16.5-中进行SI-仿真
05-19
Allegro16.5-中进行SI-仿真Allegro16.5-中进行SI-仿真Allegro16.5-中进行SI-仿真Allegro16.5-中进行SI-仿真
Allegro 环境变量值设置说明-全网最全-signal-analysis&skill&ui&unsup
03-11
Allegro 环境变量值设置说明； Allegro-signal_analysis&skill&ui&unsup设置说明；
Allegro走等长线设置
宁静致远的博客
03-28 1万+
Allegro走等长线设置cadence PCB走等长线设置 https://www.sohu.com/a/250499005_657253 提到绕等长的问题，就不得不说一下等长约束规则的设置了。在allegro的规则管理器里，只有你想不到的规则，没有设置不了的。正是因为其五花八门，所以经常有很多的BUG出现，对于很多人来说，建规则会成为比较难跨越的高山。 等长规则的设置有多种不同的方法，有傻白甜型，有端方君子型，有腹黑高冷型，总有一款适合你的。 1 做人从傻白甜开始 望文生义，傻白甜就是操作简单，结果尽
内存中DQ,DQS,DM,RDQS这些引脚表示什么
热门推荐
坚持
12-30 5万+
DQS（Bi-directional Data Strobe双向数据控制引脚） ODT就是将终结电阻移植到了芯片内部，主板上不在有终结电路。ODT的功能与禁止由北桥芯片控制，ODT所终结的信号包括DQS、RDQS（为8bit位宽芯片增设的专用DQS读取信号，主要用来简化一个模组中同时使用4与8bit位宽芯片时的控制设计）、DQ、DM等。需要不需要该芯片进行终结由北桥控制。 对于突发写入
可以在工程设置中添加 -lalleg 选项来链接 Allegro 库
最新发布
06-10
是的，如果您使用的是 Dev-C++ 编译器，并且想要链接 Allegro 库，可以在工程设置中添加 `-lalleg` 选项来链接该库。具体步骤如下： 1. 打开 Dev-C++ 编译器，打开您的项目工程文件。 2. 选择菜单栏中的 "Project" -> "Project Options"，打开工程选项对话框。 3. 在对话框中选择 "Parameters" 选项卡，在 "Linker" 选项卡中添加 `-lalleg` 选项。 4. 点击 "OK" 按钮保存更改，并重新编译您的项目。 完成以上步骤后，Dev-C++ 编译器会在链接阶段自动链接 Allegro 库，并使其可用于您的项目。请注意，如果您的系统中没有安装 Allegro 库，您需要先下载并安装该库，才能在项目中使用它。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 7
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

不觉明了

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值