e203存储器子系统介绍

最新推荐文章于 2024-05-29 17:12:36 发布
最新推荐文章于 2024-05-29 17:12:36 发布
阅读量204 收藏 1
点赞数
文章标签： 学习 risc-v fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_55649036/article/details/134834073
版权
本文详细介绍了E203处理器的存储器子系统，包括AGU（地址生成单元）、LSU（存储器接口单元）、DTCM（数据紧耦合存储器）、ITCM（指令紧耦合存储器）和BIU（总线管理单元），以及它们在执行指令和数据访问中的作用。
摘要由CSDN通过智能技术生成

        

        e203的存储器子系统如图11-3中的圆圈区域所示，主要包含一下组件：

        AGU：主要负责读写指令以及A扩展指令集的访存地址，同时实现amo原子操作指令。具体可见E203存储器子系统-lsuagu模块学习-CSDN博客

        LSU：负责接受来自AGU以及协处理器的请求，并访问ITCM、DTCM或系统内存，将访问的结果传输给AGU或者协处理器。同时负责load-Reserved以及store-Conditional指令的实现，具体可见e203存储器子系统—lsu_ctrl源码实现-CSDN博客

        DTCM：数据紧耦合存储器，是e203用于存储数据的单元，具体可见e203存储器子系统模块-DTCM以及源码学习-CSDN博客

        ITCM：指令紧耦合存储器，是e203用于存储指令的单元，同时也可以作为数据访存单元接受LSU的访问，具体可见E203存储器子系统——ITCM模块源码学习-CSDN博客

        BIU：总线管理单元，关于BIU以及ICB总线接口协议的相关内容可见e203总线接口单元介绍-CSDN博客

        

一剑天380
关注
ARM 启动过程
八木的专栏
09-08 1万+
                                            ARM 启动过程     对于一般的嵌入式系统来讲，考虑到系统成本，运行速度等因素，往往联合使用好几种存储器件。在下面讲到的例子中，是我在开发中用到的一个 ARM9EJ 的处理器，系统中采用了SDRAM, ROM, Nand FLASH, ITCM ,DTCM 等。       SDRAM: 程序正常运行时所在
蜂鸟Hbird E203 RISC-V基础
qq_43551588的博客
07-12 4650
文章目录基础例程1.CPU基础知识1.1 ISA 指令集架构1.2 常见ISA2.RISC-V基础知识2.1 模块化的指令子集2.2 RISC-V编码器特点2.3 RISC-V工具链2.4 RISC-V实现简介3.蜂鸟E203处理器设计3.1 设计原则3.2 处理器内核3.3 代码风格4.指令流水线设计4.1 经典五级流水线设计4.2 蜂鸟5.存储器架构5.1 存储器相关指令5.2 存储器子系统结构5.3 ICB总线6.异常和中断6.1 中断定义7.低功耗与可拓展性处理器4.1 经典五级流水线设计8.实战开
e203存储器子系统模块-DTCM以及源码学习
weixin_55649036的博客
11-29 302
本文简要介绍了e203 DTCM模及其源码
E203存储器子系统-lsuagu模块学习
weixin_55649036的博客
11-29 242
AGU是ALU的一个子单元，根据 RISC-V 架构定义，读/写指令需要将其第一个寄存器索引的源操作数和符号位扩展的立即数相加，得到最终的访存地址，因此理论上需要使用到加法器。e203在软件层面支持对于地址未对齐的读写指令的处理：产生异常标志，并将此标志传递给交付模块，交付模块据此产生异常。为了能够支持 RISC-V 架构中定义的 AMO 指令的行为，蜂鸟 E203 在 AGU 单元中使用了状态机将 AMO 指令拆分为若干个不同的微操作，其步骤分别为如下。
【蜂鸟E203内核解析】Chap.2 E203内核中指令执行的过程-为什么E203是两级流水线？
Jie_MSD的博客
06-27 3959
E203内核是一个基于RISC-V指令集架构所设计的开源RISC-V内核，可以配置为 RV32IMAC架构[14]，指令存储在ITCM，数据存储在DTCM。E203内核采用可变动的2级流水线结构。
基于ARMv7-M架构的Cortex-M7及其相关介绍
最新发布
Technical_21_idea的博客
05-29 2280
7.1 Cortex-M7处理器一共有255个异常，异常编号（Exception number）为1 ~ 255，其中1 ~ 15属于内核异常，大于15属于外设中断，-14 ~ -1为内核中断（异常）请求编号，大于-1为外设中断请求编号（IRQ number）。3.1 Cortex-M7具有与两个TCM区域，即TCM代码区（ITCM, Instruction TCM）和TCM数据区（DTCM, Data TCM），TCM是处理器内部的高速存储器，可以用于存放代码与数据，以提高系统性能。
芯来科技蜂鸟E203 FPGA开发板和JTAG调试器介绍1
08-03
本文将详细介绍芯来科技的蜂鸟E203 FPGA开发板以及与其配套使用的JTAG调试器，旨在为初学者和专业开发者提供详尽的参考信息。 2.1 FPGA开发板总体说明 蜂鸟E203 FPGA开发板是专为学习和开发基于E203 FPGA的系统而...
code_RISCV_verilog_蜂鸟_E203_dma_
10-02
直接存储器访问（Direct Memory Access，简称DMA）技术能够在处理器不参与的情况下，直接将数据从外围设备传输到内存或者从内存传输到外围设备，从而释放CPU资源，提高系统的吞吐量。本文将围绕“code_RISCV_verilog...
蜂鸟E203config模块
07-25
根据引用\[1\]中的信息，蜂鸟E203的源代码保存在/rtl/e203/core/e203_lsu.v和e203_lsu_ctrl.v中，这些代码实现了核存储器子系统的主要控制单元。config模块可能包含了对处理器的各种配置选项的设置，例如时钟频率、...
关于处理器静态&动态内存屏障的原理和应用
tugouxp的专栏
11-01 443
barrier();r1 = y;barrier();r2 = x;编译为汇编指令.textrun1:.LFB0:ret.LFE0:run2:.LFB1:ret.LFE1:同样是movl指令，却代表这读和写两个意思，这一点和RISC处理器定义不太一样，无论是ARM,MIPS还是RISCV，读和写分别是两条不同的指令，ARM是ldr/str,MIPS是ld/sw,RISCV则和MIPS是同样的定义。
【ARM Cortex-M 系列 2 -- CPU 之 Cortex-M7 介绍】
CodingCos的博客
11-14 1万+
而即使在不支持中断嵌套，即中断是没有优先级的，中断是不允许被中断的，所以，如果当前系统正在处理一个中断，而此时另一个中断到来了，系统也是不会立即响应的，而只是等处理完当前的中断之后，才会处理后来的中断。一般的CPU进入中断后都会去进行压栈操作，因为栈就是函数的现场，保护了栈内容，中断退出的时候只需要恢复栈数据就可以恢复到程序执行的状态了。在允许中断嵌套的实时操作系统中，中断也是基于优先级的，允许高优先级中断抢断正在处理的低优先级中断，所以，如果当前正在处理更高优先级的中断，即使此时有低优。
[STM32H7]ARM Cortex-M7 缓存基础原理知识
ic2121的博客
11-06 1225
多年来，大多数基于微处理器的小型系统通常都没有使用缓存，随着 ARMv7 架构的推出，缓存技术在 ARMv7- A家族中得到了支持(例如 Cortex-A8 等微处理器内核)，但在诸如 Cortex-M3 和 Cortex-M4 等 ARMv7- M 等微控制器内核设计中都还不支持缓存。我们熟悉的有两个主要的架构，哈佛和冯·诺依曼。像哈佛体系结构一样，它提供独立的指令和数据总线，但这些总线访问统一的内存空间，允许像访问数据空间一样访问指令内存的内容，这意味着修改后的哈佛架构可以同时支持统一的和独立的缓存。
arm32 linux 内存分布,linux内存管理笔记(十六）----ARM32内存空间分配
weixin_39524882的博客
05-01 904
Linux内核一般将处理器的虚拟地址空间分成两部分，在32系统上，地址空间在用户进程和内核之间划分的典型比例为3:1，在给出的4GB的虚拟地址空间中，0 ~ 3GB将用于用户空间而3GB ~ 4GB将用于内核空间，内核提供了相关的配置项来修改该比例，也就是说Kernel最多寻址1GB的虚拟地址空间。当CPU启动MMU后，CPU访问的时虚拟地址空间，然后由MMU根据页表转换成物理地址，页表是由Ker...
蜂鸟学习笔记E203（七）——写回、存储器和ICB总线
zazazaz1的博客
12-11 2305
E203如果只考虑单周期指令则为“顺序发射、执行写回”如果仅讨论长指令“顺序发射、乱序执行、顺序写回”如果都考虑“顺序发射、乱序执行、乱序写回”
STM32中DMA、TCM（ITCM和DTCM）、CaChe的区别
QK_XQQ的博客
02-22 4274
DMA DMA=Direct Memory Access。这是一种通过硬件实现的数据传输机制。简单的说，就是不在CPU的参与下完成数据的传输。 DMA是一种硬件设备。这种设备的工作原理是这样的： ——首先CPU告诉DMA设备，要有一堆数据需要传输，为了效率而请它出马。（DMA请求） ——DMA收到CPU的消息，开始准备。此时CPU把数据源地址、数据目标地址、传输数据量、传输模式等等参数告诉它。（DMA初始化） ——DMA初始化完，向CPU发送消息“借你的总线用一用，我要开始传输数据了！”（总线出借，DMA启
关于DMA，TCM和Cache
dishening的专栏
10-22 1万+
(部分内容摘自网络) DMA=Direct Memory Access。这是一种通过硬件实现的数据传输机制。简单的说，就是不在CPU的参与下完成数据的传输。 DMA是一种硬件设备。这种设备的工作原理是这样的： ——首先CPU告诉DMA设备，要有一堆数据需要传输，为了效率而请它出马。（DMA请求） ——DMA收到CPU的消息，开始准备。此时CPU把数据源地址、数据目标地址、传输数据量、传输模
对ARM紧致内存TCM的理解 转
热门推荐
曹浩洋的专栏
11-23 2万+
<br />ARM 的ram包括静态ram，动态ram，TCM。TCM是一个固定大小的RAM，紧密地耦合至处理器内核，提供与cache相当的性能，相比于cache的优点是，程序代码可以精确地控制什么函数或代码放在那儿(RAM里)。当然TCM永远不会被踢出主存储器，因此，他会有一个被用户预设的性能，而不是象cache那样是统计特性的性能提高。<br />TCM对于以下几种情况的代码是非常有用、也是需要的：可预见的实时处理（中断处理）、时间可预见（加密算法）、避免cache分析（加密算法）、或者只是要求高性能的
蜂鸟E203 硬件学习（一）
buzhiquxiang的博客
12-23 6790
（一）蜂鸟E203的coding style （1）对于寄存器避免直接使用always块编写，采用模块化的标准DFF模块进行例化 例如：一个名为flg_dfflr的寄存器，除了时钟（clk）和复位信号（rst_n)，还有使能信号flg_ena和输入（flg_nxt)以及输出信号（flg_r). wire flg_nxt; wire flg_r=~flg_nxt; wire flg_ena=(ptr...
E203 蜂鸟 RISC-V处理器代码阅读笔记 之指令译码模块 e203_exu_decode.v
thundersnark的博客
05-01 3620
这个文章记录了我学习RISC-V蜂鸟E203处理器的学习历程 这是我正式阅读代码学习的第1个源代码文件 针对代码的学习，我结合自己的理解对每个module的接口，以及内部关键信号做了详细的注释说明 原创不易，请保护版权，转载联系作者，并请注明出处，标出原始链接谢谢~~ e203_exu_decode.v /* ...
详细介绍RISC-V 蜂鸟E203
05-31
而蜂鸟E203则是一款基于RISC-V指令集架构的开源电动自行车控制器。 具体来说，蜂鸟E203采用了SiFive公司开发的RISC-V Core IP作为处理器核心，其内部集成了一系列外设模块，包括GPIO控制器、定时器、UART串口、SPI...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值