2021-05-07

四位加法器门级建模

一、实验目的
了解四位加法器原理以及四位加法器的应用
二、实验过程
1、打开quartus II，打开代码页面（Verilog HDL File)将代码粘贴到页面上。
2、点击左上角选择save as ,新建一个文件夹（fulladd），并将代码文件命名为fulladd，保存。

3、对弹出的窗口中的内容进行操作，选择modelsim，选择芯片，保存
4、找到settings选择test bench，选择刚才的fulladd文件夹，完成后点击运行，，没有问题后运行跳转到modelsim，对参数进行调整

![在这里插入图片描述](https://img-blog.csdnimg.cn/20210507202214400.jpg?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl81NjExMDIwMQ==,size_16,color_FFFFFF,t_70#pic_cent

三，实验视频

四位加法器门级建模

四、实验结论
学会了四位加法器门级建模