建立一个VHDL工程环境并综合、编译
双击quartus II 13.1
点击左上角“File”然后点击“new”
并选择VHDL File,后点击OK
会出现以下工作环境
在这里笔者为方便保存并建立工程,以一个二选一数据选择器为例子,进行配置
然后会有是否创建新工程的提示,点击“YES”便可
在这一步直接点击“NEXT”即可,无需其他操作(后面部分步骤也是如此,直接点击“NEXT即可”)
这一步点击“FILE NAME”后的三个点,并选择对应的工程文件,后点击打开,然后点击“ADD”,继续点击“NEXT”
接下来的这一步尤为重要,如果需要在实验开发板上进行验证,一定要选择与之对应的开发板型号,方便后期绑定对应管脚并进行上板上电验证
在选择无误后继续点击"NEXT"
接着下一步时仿真器等选择,在前期选用“.vwf”波形验证文件(在后面会有提到,虚拟仿真板块),剩下的几步直接选择NEXT即可。
在工程配置完成后进行VHDL文本编辑
library ieee;
use ieee.std_logic_1164.all;
entity mux211 is
port(a,b:in std_logic;
s:in std_logic;
y:out std_logic);
end entity;
architecture one of mux211 is
begin
process(a,b,s)
begin
if s='0' then y<=a;else y<=b;end if;
end process;
end one;
点击红圈所示的紫色三角形,进行综合编译
在综合后,如有语法错误,则必须返回VHDL文件中修改,而没有错误只有警告可以忽视
接着在“TOOLS”中选择"NETLIST VIEWERS"中可以查看RTL文件,以验证程序是否真的有用。
建立工程和综合编译到这里就结束了,下一篇文章具体讲述虚拟仿真和部分上板验证
欢迎点赞,关注,如有文章上的错误,请在评论区积极指正,感谢阅览!