EDA技术实用教程VHDL篇--Quartus II 13.1实用教程--工程建立

最新推荐文章于 2024-03-30 15:15:46 发布

VENY-NING

最新推荐文章于 2024-03-30 15:15:46 发布

阅读量1.8k

点赞数

分类专栏： VHDL 文章标签： fpga开发

本文链接：https://blog.csdn.net/weixin_56909705/article/details/125765721

版权

VHDL 专栏收录该内容

1 篇文章 0 订阅

订阅专栏

建立一个VHDL工程环境并综合、编译

双击quartus II 13.1
点击左上角“File”然后点击“new”
新建VHDL文本文件
并选择VHDL File，后点击OK
会出现以下工作环境 VHDL文本输入工作环境
在这里笔者为方便保存并建立工程，以一个二选一数据选择器为例子，进行配置
在这里插入图片描述
然后会有是否创建新工程的提示，点击“YES”便可

在这一步直接点击“NEXT”即可，无需其他操作（后面部分步骤也是如此，直接点击“NEXT即可”）

这一步点击“FILE NAME”后的三个点，并选择对应的工程文件，后点击打开，然后点击“ADD”，继续点击“NEXT”
在这里插入图片描述
接下来的这一步尤为重要，如果需要在实验开发板上进行验证，一定要选择与之对应的开发板型号，方便后期绑定对应管脚并进行上板上电验证

在选择无误后继续点击"NEXT"

接着下一步时仿真器等选择，在前期选用“.vwf”波形验证文件（在后面会有提到，虚拟仿真板块），剩下的几步直接选择NEXT即可。

在工程配置完成后进行VHDL文本编辑


library ieee;
use ieee.std_logic_1164.all;

entity mux211 is
	port(a,b:in std_logic;
			 s:in std_logic;
			 y:out std_logic);
end entity;

architecture one of mux211 is
begin
	process(a,b,s)
	begin
		if s='0' then y<=a;else y<=b;end if;
	end process;
end one;