FPGA应用学习笔记----定点除法的实现

最新推荐文章于 2024-08-13 10:17:37 发布
最新推荐文章于 2024-08-13 10:17:37 发布
阅读量357 收藏 2
点赞数
文章标签： 学习 笔记 fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_63163242/article/details/132228444
版权

 

 除以2可以这样移位

 

 迭代除法，就是直接除

迭代除法，就是直接除

 除数左移，被除数减去除数，余数大于0则商数置1然后左移，余数作为被减数左移，再减除数，再看余数是否大于0，若大于0，还是这样操作，若小于0，则商数为0，且余数直接等于上次的余数

synplifypro自动对定点操作实现这类结构，对整数并自动地优化不利用位

ElE rookie
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
FPGA算法设计随笔
hhpingyear的博客
06-09 1万+
介绍 FPGA是纯粹的硬件设计，当进行算法设计时，Verilog综合后的就是硬件逻辑电路。因此，进行算法设计时，算法设计中需要表示的数字用到的小数、符号、无穷大、整数、浮点数等等对应硬件来说都是一串0和1组合的数字。因此，当FPGA工程师设计算法时，需要对这些数字转换。一般转换为定点数值表示方式，在FPGA中实现定点数运算。具体用多长的位数表示定点，以及定点小数点放在那里，都需要根...
FPGA定点小数计算（Verilog版）第三篇——除法运算（一）
热门推荐
FPGAerClub的博客
04-17 1万+
更多精彩内容，请微信搜索“FPGAer俱乐部”关注我们。 定点小数除法运算，相比加法和乘法来说要复杂很多了，但是算法的基本思想还是很简单的。和整数除法类似，算法的核心思想就是，将除法运算转换为移位和减法运算。从具体实现的角度来看，一般有两种方式： 一种是除数不变，扩展并移位操作被除数 另一种是被除数不变，扩展并移位操作除数 本文采用的是第一种方法： 假设被除数与除
孩子都能学会的FPGA：第十八课——用FPGA实现定点数的除法
CHDAJ58的博客
12-02 1914
除法是FPGA设计中的一个噩梦，主要原因就是除法器使用的时钟周期较多，拖慢了系统处理的速度。所以在实际的开发中，能不用除法就不用除法，对于除数是固定数的除法，可以转变成乘法进行计算。系统时钟100MHz，低电平复位，被除数是16位，除数是8位，都是无符号的整数，用FPGA实现除法运算，得出商和余数。-7180/（72）商是99，余数是52，和仿真结果是一样的，功能设计正常。和乘法器一样，有符号位的除法器计算的思路也是一样，先把有符号数转变成无符号数进行计算，结果再加上符号位即可。位宽也进行了对应修改。
FPGA两种实现除法的方法和一种实现平方根的方法
ViV587的博客
12-07 4822
1、基于减法的除 N / D = Q + R 设N共M位。 step1：将R各位置零，令n = 0。 step2：将R左移一位，并将N[M-n]移入R的最低位。 step3：R - D。 step4：若R - D为正或零，令Q[M-n] = 1，R = R-D；             若R - D为负，令Q[M-n] = 0，R = R。 step5：n++。 step6：重复...
FPGA实现除法运算
nuoweishizi的博客
01-13 9730
我们用软件编程的时候，用到除法的时候，一个/这样的除号就搞定了。但是如果用硬件来实现除法，又是怎么样实现的了。 计算机存储的数都是以二进制数来存储的，二进制的除法和我们平常用到十进制除法是一样的。辗转相除法。 计算如上图，从最高位开始计算，如果大于除数，商为1。然后算下一位。直到算到最后一位，最后剩的结果为余数。 原理是很简单的，但是实现起来，还是有点麻烦的。下面就编写代码来实现硬件的除法。 这里输入的除数和被除数都是8位的数。简单考虑，都是无符号数。即不考虑数据正负。输出的商和余数也都是8位表示。 从以
适宜FPGA实现的RISC-V代码
04-23
本代码为用VexRiscv项目生成的verilog测试代码, 采用Altera公司的MAX10芯片实现, 工作频率可达120Mhz以上. 可利用OpenOCD实现JTAG调试. 相比之下,其它许多RISC-V代码大多对FPGA并不友好, 编译后很少能跑到40Mhz以上,...
DVB-S射频调制的FPGA实现
01-19
摘 要： 一种采用AD9789与FPGA相结合，在FPGA上实现全数字QPSK射频调制的方案。介绍了AD9789的接口设计及配置流程，并给出了设计实例。 　DVB-S标准只是规定了信道编码及调制方式，没有提供具体的射频调制方案，...
基于FPGA编写的BISS-C接口协议发送模块
08-18
BiSS C模式（单向）是一种用于从光栅采集位置数据的快速同步串行接口。 它是一种主-从接口。主接口控制位置获取时序和数据传输速度，而光栅为从接口。本模块实现发送功能，包含仿真代码，通过Moselsim仿真测试。
FPGA（Kintex-7）学习笔记
05-08
在FPGA开发中，Xilinx 7系列，特别是Kintex-7 FPGA是广泛应用的高性能集成电路。本笔记将深入探讨Kintex-7 FPGA的管脚定义及其在硬件设计中的重要性。 首先，Xilinx 7系列FPGA的管脚定义表提供了详细的信息，包括...
FPGA 硬件实现浮点数除法运算
03-27
使用FPGA硬件资源实现浮点数除法运算，15个clk周期运算一次
基于FPGA的PROFIBUS-DP从站实现
04-16
以FPGA为主控芯片，采用Verilog硬件描述语言实现协议内容，从而代替SPC3协议芯片，实现从站各个通信模块控制器的逻辑功能，构成一个完整的PROFIBUS-DP从站，并且给出了物理层（PHY）的详细设计过程。该技术的使用将...
用+,-,移位实现除法运算
imcdragon的专栏
10-07 1万+
如何利用+,-,移位来实现除法.假设求 dividend / divisor 方法一: 首先想到的是用减法来实现. 算法思想: 对dividend 循环减 divisor, 减一次res++, 直到刚好减为0或余数小于divisor. int integer_div_1
FPGA中的除法运算及初识AXI总线
blog
05-10 3538
 PGA中的硬件逻辑与软件程序的区别，相信大家在做除法运算时会有深入体会。若其中一个操作数为常数，可通过简单的移位与求和操作代替，但用硬件逻辑完成两变量间除法运算会占用较多的资源，电路结构复杂，且通常无法在一个时钟周期内完成。因此FPGA实现除法运算并不是一个“/”号可以解决的。　　好在此类基本运算均有免费的IP核使用，本人使用的VIVADO 2016.4开发环境提供的divider gen IP...
FPGA中加减乘除运算的注意问题
liupeng542346217的博客
05-13 1万+
FPGA中有关加减乘除运算的位宽问题：1：在进行加减乘除运算时一定要注意位宽，保证足够大的位宽，防止数据溢出，如果溢出结果就会出现错误，尤其是加和乘运算，一定要计算好位宽（位宽的计算可以都取其最大值，看最大值计算后的位宽就是最大位宽，采用这个位宽数据就溢出不了）2：除法运算时：除法和减法都是缩小数据，得到的最后结果如果要比原来的位宽小的时候，那取数据的低位，把高位抛弃，取低位的位宽数和输出结果的位...
FPGA移位运算符
weixin_34270606的博客
10-03 4712
2019独角兽企业重金招聘Python工程师标准>>> ...
二进制除法移位相减_verilog移位相减实现除法（转载）
weixin_39599372的博客
12-21 2400
引言除法器在FPGA里怎么实现呢？当然不是让用“/”和“%”实现。在Verilog HDL语言中虽然有除的运算指令，但是除运算符中的除数必须是2的幂，因此无法实现除数为任意整数的除法，很大程度上限制了它的使用领域。并且多数综合工具对于除运算指令不能综合出令人满意的结果，有些甚至不能给予综合。即使可以综合，也需要比较多的资源。对于这种情况，一般使用相应的算法来实现除法，分为两类，基于减法操作和基于乘...
定点运算 - 除法运算
tina_tian1的博客
05-13 5081
FPGA定点小数计算（Verilog版）第三篇——除法运算(二）
FPGAerClub的博客
04-17 3042
更多精彩内容，请微信搜索“FPGAer俱乐部”关注我们。 定点小数除法运算，相比加法和乘法来说要复杂很多了，但是算法的基本思想还是很简单的。和整数除法类似，算法的核心思想就是，将除法运算转换为移位和减法运算。从具体实现的角度来看，一般有两种方式： 一种是除数不变，扩展并移位操作被除数 另一种是被除数不变，扩展并移位操作除数 本文采用的是第二种方法，其基本思想实际上和第一种是
OrangePi AIpro学习5 —— 模型推理程序开发
最新发布
HuanBianCheng27的博客
08-13 949
本章讲解Resnet50模型如何运行在昇腾芯片上，如何对图片进行推理
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值