嵌入式硬件杂谈(三)-高速PCB入门,什么是阻抗匹配?

引言:对于嵌入式硬件这个庞大的知识体系而言,太多离散的知识点很容易疏漏,因此对于这些容易忘记甚至不明白的知识点做成一个梳理,供大家参考以及学习,本文主要针对高速PCB入门的阻抗匹配问题的本质的知识点的进行学习。

在嵌入式硬件设计领域,高速PCB设计是一项极具挑战性的工作,其中阻抗匹配问题是确保信号完整性和稳定性的核心要点。面对高速信号传输的复杂性,工程师常常需要深入理解信号反射、阻抗匹配以及PCB阻抗设计的基本原理,以应对由此引发的信号失真和系统不稳定问题。本文旨在梳理和总结这些基础知识点,帮助初学者快速上手并形成对高速PCB设计的全面认知。

目录

反射

阻抗的影响

阻抗匹配的本质

PCB阻抗的设计

如何测试阻抗


反射

在阻抗匹配中,反射是信号传输过程中由于阻抗不匹配导致的一种现象,其核心原因是信号在传输线的不同阻抗点上会产生部分信号的能量被反射回信号源,接下来我们做一组实验。

利用信号发生器,产生一个脉冲宽度为50纳秒的信号,我们将信号输出示波器以及以外悬空的状态。通过十米长的同轴电缆。理论上来说这样子的导线,应该是不会对信号产生什么影响的,可是上电的瞬间,脉冲变为两个了,多了一个一摸一样的的脉冲,如下所示:

我们可以把脉冲信号类比为声音信号,原本在空气中好好传播,但是遇到了一堵墙,传不过去,因此反射了回来,或者类比成一辆车运行在国道,道路很宽,突然时刻变成了高速,要驶入高速路口,但是过不去,撞到墙上,过去100辆车,就进去了4-5辆,信号失真,以上都是一样类比说法。

原本好好的传播,但是到头了传播不过去了,就只能反射回来了。

并且实验中的脉冲宽度为50纳秒,1/50ns=20Mbps,算低频信号了,对于那些几百兆,几个G的高速信号来说,根本不需要10cm的走线,几厘米级别的走线,就可以受到反射波的影响了。

1.什么是反射?

当信号在传输线中传播时,如果传输线的特性阻抗 (Z0Z_0Z0​) 和负载阻抗 (ZLZ_LZL​) 不匹配,会导致部分信号能量无法被负载完全吸收,从而在界面处产生反射。

  • 入射波:从信号源发出的信号。
  • 反射波:因为阻抗不匹配返回到信号源的信号。
  • 透射波:进入负载的信号。

反射的结果可能导致信号失真、功率损失或干扰。

2. 反射系数

反射系数用来量化反射的程度,其公式为:

3. 反射的影响

  • 信号失真:反射波和入射波叠加,可能产生驻波,导致信号失去原有的形状。
  • 功率浪费:反射波将信号的一部分功率返回信号源,使负载接收到的功率减少。
  • 干扰问题:反射可能对其他电子元件或信号路径造成干扰,尤其在高频电路中更加显著。

为了降低反射,需要实现阻抗匹配

  1. 调整负载阻抗
    • 使用匹配电阻,将 ZLZ_LZL​ 调整到等于 Z0Z_0Z0​。
  2. 匹配网络
    • 利用电感、电容构造 LC 匹配网络,补偿阻抗。
  3. 使用阻抗变换器
    • 如巴伦或变压器。
  4. 传输线设计
    • 确保传输线的特性阻抗 Z0Z_0Z0​ 与信号源和负载的阻抗一致。

阻抗的影响

通过不同电阻的实验,可以看到反射波形随着电阻的减少而变小,到了50欧姆时,就消失了。

阻抗匹配

  • 匹配时
    • 最大功率传输:信号能量能够最大程度地从信号源传输到负载。
    • 无反射:入射信号全部被负载吸收,避免反射波引起干扰和功率浪费。
  • 不匹配时
    • 产生反射:部分信号能量被反射回信号源,导致信号失真。
    • 功率损耗:负载接收不到全部能量,降低了系统效率。
    • 驻波效应:反射波与入射波叠加,形成驻波,影响信号完整性。

频率依赖性

阻抗通常是频率的函数。对于不同频率的信号,阻抗表现不同:

  • 低频信号:电感的影响较小,阻抗主要由电阻和电容决定。
  • 高频信号:电感和电容的影响显著,可能导致谐振或阻抗失配。

延迟和失真

信号在传输线中的传播速度受到阻抗影响,不匹配的阻抗会导致信号边沿变形、时序误差和数据误码。

阻抗匹配的本质

通过下述的标准模型可以看到有信号源,传输线,接收端,本质来说USB,UART,PCIE,DDR等都是这样的,但是在他们内部实则都会存在着寄生电阻,寄生电容,寄生电感,之前也有在硬件篇讲过这些内容了,他们都会对高速信号的传输产生阻碍的作用,其实就是阻抗,那么信号在这三个部分传播过程中(信号源,传输线,接收端),如果相邻部分的阻抗不一致,信号就会在接触时发生反射,上述实验中50欧姆反射消失主要是因为在说明页中有写同轴电缆阻抗为50欧姆。

避免发生反射,就需要信号源,传输线,接收端三者的阻抗要基本一致才行。

PCB阻抗的设计

在嘉立创中也可以计算阻抗,比如我们在双层板做小阻抗,线都非常宽甚至到了30以上的mil,因此我们需要绘制多层板解决这个问题,具体的阻抗计算会根据不同的厂家决定,相关的因素很多了。

并且信号源以及接收端的阻抗厂家都已经定义好了,比如USB差分90欧姆,SDIO的话是单端50欧姆,因此我们只需要设计走线,这个走线要对应上阻抗一致就可以了。

阻抗跟走线的长度没关系,跟层数,做高速版都是四层起步了,铜厚等等都有关系,不同厂家也不一样,并且值得注意的是参考面的问题。

如何测试阻抗

走线越细,阻抗越大,但是他们并不是一个线性关系,因此问题还是回到,信号源,接收端都是确定的,我们需要找一根阻抗跟他们一样相等的线即可。

应用笔记 > 无线、射频与电缆 APP 742: Mar 23, 2001 关键词: smith chart, RF, impedance matching, transmission line 相关型号: MAX2320 MAX2338 MAX2387 MAX2388 MAX2640 MAX2641 MAX2642 MAX2644 MAX2645 MAX2648 下载,PDF格式 (883K) 阻抗匹配与史密斯(Smith)圆图:基本原理 本文利用史密斯圆图作为RF阻抗匹配的设计指南。文中给出了反射系数、阻抗和导纳的作图范例,并用作图法设计了一个频率为60MHz的匹配网络。 实践证明:史密斯圆图仍然是计算传输线阻抗的基本工具。 在处理RF系统的实际应用问题时,总会遇到一些非常困难的工作,对各部分级联电路的不同阻抗进行匹配就是其中之一。一般情况下,需要进行匹配的电路包括天线与低噪声放大器(LNA)之间的匹配、功率放大器输出(RFOUT)与天线之间的匹配、LNA/VCO输出与混频器输入之间的匹配。匹配的目的是为了保证信号或能量有效地从“信号源”传送到“负载”。 在高频端,寄生元件(比如连线上的电感、板层之间的电容和导体的电阻)对匹配网络具有明显的、不可预知的影响。频率在数十兆赫兹以上时,理论计算和仿真已经远远不能满足要求,为了得到适当的最终结果,还必须考虑在实验室中进行的RF测试、并进行适当调谐。需要用计算值确定电路的结构类型和相应的目标元件值。 有很多种阻抗匹配的方法,包括:
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

7yewh

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值