PlantUML绘制UML之时序图

定义

时序图（Timing Digaram）是2.0新增的一种交互图，主要目的是表示真实的时间信息，其横轴上的刻度代表时间戳。时序图主要使用在一些实时系统中。

参与者

我们可以根据显示需求，选用下表中的关键字声明参与者

关键字	描述
analog	模拟信号的变化是连续的，其值在给定值之间会进行线性插值。
binary	二进制信号，只有两个状态。
clock	时钟信号，即从高电平到低电平反复转换的信号，需要用 period 设置周期。可选的参数还有脉冲时长
concise	简明的图形化数据表示，可表示数据的移动(非常适合表示信息)。
robust	用信号线表示的状态，便于呈现状态间的转化(可设置多种状态)。

实例

实例一

@startuml
'设置了脉冲周期
clock   "Clock_0"   as C0 with period 50
'设置了脉冲周期和偏移
clock   "Clock_1"   as C1 with period 50 pulse 15 offset 10
binary  "Binary"  as B
concise "Concise" as C
robust  "Robust"  as R
analog  "Analog"  as A

@0
C is Idle
R is Idle
A is 0

@100
B is high
C is Waiting
R is Processing
A is 3

@300
R is Waiting
A is 1
@enduml

实例二：增加标示和相对时间

@startuml 增加标识和相对时间

title 相对时间

robust "DNS Resolver" as DNS
robust "Web Browser" as WB
concise "Web User" as WU

@0
WU is Idle
WB is Idle
DNS is Idle

@+100
WU -> WB : URL
WU is Waiting
WB is Processing

@+200
WB is Waiting
WB -> DNS@+50 : Resolve URL

@+100
DNS is Processing

@+300
DNS is Idle

@enduml