GM5508：支持JESD204B协议的8路输出时钟产生器

最新推荐文章于 2024-09-02 07:07:49 发布

weixin_70220913

最新推荐文章于 2024-09-02 07:07:49 发布

阅读量86

点赞数 2

文章标签：硬件工程驱动开发 fpga开发 dsp开发 arm开发精益工程基带工程

本文链接：https://blog.csdn.net/weixin_70220913/article/details/140821575

版权

◼ 8路输出，最大输出频率：1.25GHz

◼ 每路均可配置为LVCMOS/LVDS/LVPECL/HSTL

◼ I2C和SPI串行控制端口

◼ 每路输出可粗调延迟和细调延迟

◼ 针对奇数分频器设置提供占空比校正

◼ 绝对输出抖动：小于150fs (122.88MHz时),

◼

12KHz到20MHz积分范围

◼ 抖动清除或时钟产生或输出缓冲三种模式可选

◼ 级联双PLL架构

◼ PLL1

• 利用外部VCXO实现参考输入时钟抖动清除

• 保持模式支持参考输入丢失检测

◼ PLL2

• 集成低噪声VCO

◼ 封装形式：QFN72-10x10

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

weixin_70220913

关注关注

2
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
GM5508：支持JESD204B协议的8路输出时钟产生器

每路均可配置为LVCMOS/LVDS/LVPECL/HSTL。绝对输出抖动：小于150fs (122.88MHz时),抖动清除或时钟产生或输出缓冲三种模式可选。利用外部VCXO实现参考输入时钟抖动清除。8路输出，最大输出频率：1.25GHz。针对奇数分频器设置提供占空比校正。12KHz到20MHz积分范围。封装形式：QFN72-10x10。每路输出可粗调延迟和细调延迟。保持模式支持参考输入丢失检测。I2C和SPI串行控制端口。
复制链接

扫一扫

JESD204B协议理解三：第6章确定性延时

king阿金

03-01

9747

只包括了Subclass1的内容，没有Subclass2. 另外两篇博文： JESD204B协议理解一：第4章电气规范 JESD204B协议理解二：第5章数据流目录 6 Deterministic Latency 6.1 Introduction 6.2 No Support for Determisitic Latency (Device Subclass 0) (Informa...

支持jesd204b协议高速DAC芯片AD9144-FMC-EBZ配置笔记

llm8866的博客

11-14

453

AD9144是一款支持jesd204b协议高速DAC芯片。AD9144-FMC-EBZ是基于AD9144的评估板(Evaluation Board)，它是主要由AD9144,AD9516,与PIC16F单片机组成的系统。工程上使用AD9144具有时钟时序要求很高和寄存器配置复杂的难点。

参与评论您还未登录，请先登录后发表或查看评论

GM5528：支持JESD204B协议的14路输出时钟抖动清除器

weixin_70220913的博客

07-31

418

每路均可配置为LVCMOS/LVDS/LVPECL/HSTL。绝对输出抖动：小于150fs (122.88MHz时),14路输出，最大输出频率：1.25GHz。抖动清除或时钟产生或输出缓冲三种模式可选。利用外部VCXO实现参考输入时钟抖动清除。针对奇数分频器设置提供占空比校正。12KHz到20MHz积分范围。封装形式：QFN72-10x10。每路输出可粗调延迟和细调延迟。保持模式支持参考输入丢失检测。I2C和SPI串行控制端口。

IC面试：解决JESD204B（项目）

acmgotoac的博客

03-27

1608

JESD204B过程 Xilinx技术文档时钟方案 SPI配置LTC6952时钟芯片，分别为AD9694和FPGA提供同源时钟（ad_dev_clk；FPGA_dev_clk）和相同频率的参考时钟（sysref）； AD采样率400MHz，通过SPI配置AD9694，内部DDC下变频到200MHz，相当于200MHz的采样； AD9694有4个转换器（M=4），链路通道4个（L=4），分辨率16bit（N=16），数据链路层进行了8b/10b编码（每字节扩充为10bit）；因此：线速率（总的每秒吞

硬件设计-JESD204B时钟网络

whm128的博客

07-07

1018

JESD204B得典型架构如下如所示：Device Clock是器件工作的主时钟，一般在数模转换器里为其采样时钟或者整数倍频的时钟，其协议本身的帧和多帧的时钟也是基于Device Clock.SYSREF是用于指示不同转换器或者逻辑的Device Clock的沿，或者不同器件间Deterministic latency的参考。如下图所示，Device Clock和SYSREF必须满足的时序关系。

JESD204B协议，时钟模块：

Bradji的博客

10-23

1069

由于项目需要用到JESD204B协议，这里只用到了接受的协议，并没有用到传输协议，接受传输，外部AD采用AD9680，JESD每条lane线速率12.5Gb/s，项目要求实现多路JESD接受AD采集，并需要完成同步工作，前期开展对JESD的学习仿真。 Jesd的时钟如下： Device_clock 设备时钟，Jesd协议规定，在Jesd连接的每个设备上允许每个设备有不同的时钟，但是频率上必须相关，Deviece_clock连接到每个设备上，保证每个设备上的时钟都是...

JESD204B简介

热门推荐

weixin_48956120的博客

05-21

1万+

SERDES、JESD204B原理、分层、关键参数、时钟需求

【国产虚拟仪器】基于FPGA+JESD204B 时钟双通道 6.4GSPS 高速数据采集模块设计（二）研究 JESD204B 链路建立与同步的过程

YEYUANGEN的专栏

05-03

2591

设备时钟，即转换器的采样时钟，逻辑器件的参考时钟，通常这两个时钟的频率。在实际应用中，最常采用的是第二种方式，即通过实现确定性。送端需使所有通道在某一“确定时刻”同时发送初始化通道对齐序列，接收端各。通道对应的接收缓冲器需在某一“确定时刻”同时释放所有通道数据。送端的“确定时刻”还是接收端的“确定时刻”计数单位都是帧时钟。冲器在释放所有通道的数据之前，各通道的数据已全部到达，所有通道中最大延。与发送端和接收端中的帧时钟、多帧时钟有关。建立、同步过程，接收端各通道的接收缓冲器缓存有效数据，在接收端所有通道。

JESD204B协议理解一：第4章电气规范

king阿金

03-01

6349

前言：我是下载的JESD204B的英文标准协议文件看的，通过阅读了解了协议中的数据流的组织方式（第五章），以及最重要的确定性延时原理（第六章）。我主要是围绕Subclass1来看的，其中不乏有直接用翻译软件翻译的内容，且略过一些我认为不重要的内容。所以不清楚的请对照英文原版。并建议对照英文协议看我的这个博文。第3章的术语比较重要，便于以后查看。第4章介绍一些信号与参数需要满足的要求。核心为第5...

JESD204B协议中的时钟关系说明详解.docx

04-09

JESD204B 协议中的时钟关系详解 JESD204B 协议是高速度串行数据转换器的接口标准，广泛应用于数据转换、数据采集和高速数据传输等领域。时钟关系是 JESD204B 协议的核心内容，本文将详细阐述 JESD204B 协议中的时钟...

JESD204b JESD204c 中英协议.rar

04-27

**JESD204B和JESD204C协议详解** JESD204B和JESD204C是两项由JEDEC固态技术协会制定的标准，用于高速数字接口，特别是在高性能数据转换器和系统级芯片（SoC）之间的数据传输。这两个标准对于现代通信、雷达、成像和...

JESD204B协议规范

02-22

### JESD204B协议规范详解 #### 一、引言随着现代电子系统对数据转换器（如模数转换器ADC和数模转换器DAC）性能要求的不断提高，传统的并行接口如LVDS（低电压差分信号）和CMOS（互补金属氧化物半导体）已经无法...

jesd204b协议.pdf

02-11

JESD204B协议是一套由JEDEC（电子器件工程联合委员会）制定的标准，它定义了一种串行接口用于数据转换器，如模数转换器（ADC）和数模转换器（DAC）。JESD204B是JESD204A版本的修订版，发布于2011年，该协议最初在...

理解JESD204B协议

08-10

JESD204B 协议是一种高速度数字串行接口标准，主要应用于数据转换器（ADC/DAC）和_FIELD-programmable gate array（FPGA）之间的数据传输。该协议解决了 ADC 至 FPGA 和 FPGA 至 DAC 链路问题，使得数据传输更加可靠...

硬件工程师必须掌握的MOS管详细知识

2401_86482345的博客

08-11

8654

MOS管，全称为金属-氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET），是一种重要的半导体器件，广泛应用于电子工业中各种电路的开关、放大、调制、数字电路和模拟电路等领域。电压控制：MOS管是一种电压控制型器件，通过改变栅极与源极之间的电压（VGS）来控制漏极与源极之间的电流（ID）。主要参数：包括栅源极最大驱动电压（VGS）、漏源电压（VDS）、漏源导通电阻（RDS(on)）、栅极电荷（Qg）、漏极电流（Id）等。

ubuntu设置为自己需要的屏幕分辨率

08-30

346

在Ubuntu下，设置系统没有的屏幕分辨率。

Linux驱动开发基础(sr04超声波模块)

weixin_62822414的博客

08-30

870

此章主要是对SR04超声波模块的驱动进行编写，所学来自百问网

SDIO驱动开发