- 博客(27)
- 收藏
- 关注
RSS订阅原创 模拟版图中常见的“效应问题”及解决办法
天线效应是指在芯片生产过程中，暴露的金属线或者多晶硅等导体，像天线一样收集电荷（如等离子刻蚀产生的带电粒子），导致电位升高。当这些导体连接到MOS管的栅极时，高电压可能击穿栅氧化层，使电路失效。这种现象主要发生在深亚微米集成电路加工工艺中，特别是使用等离子刻蚀技术时。在IC（集成电路）设计中，密度效应主要指的是版图设计中图形小间距、高密度区域对制造工艺和芯片性能的影响。这种影响在化学机械抛光（CMP）、金属互连、天线效应等多个方面都有体现。
2024-07-23 14:05:38
498
原创 学会CPLD，是不是也学会了FPGA？
CPLD（Complex Programmable Logic Device）和FPGA（Field-Programmable Gate Array）是数字电路领域中常见的可编程逻辑器件，它们有一些共同之处，但也有一些区别。学会CPLD并不代表你就完全学会了FPGA，但两者之间有一定的相似性，学习CPLD可以为学习FPGA打下一定的基础。
2024-03-25 14:32:48
271
原创 Verilog语言和C语言的本质区别是什么？
此外，一些硬件设计工具和平台也支持使用C语言进行硬件设计和开发，这种称为高级综合（High-Level Synthesis，HLS）的方法使得C语言可以更直接地用于硬件设计。- Verilog语言是一种硬件描述语言（HDL），用于描述和设计数字电路和系统，特别是在FPGA和ASIC设计中广泛使用。Verilog描述的是硬件电路的行为和结构，包括门级电路、- C语言描述的程序在执行时是顺序执行的，按照代码中的顺序逐条执行。和系统的设计、验证和仿真，在FPGA、ASIC等硬件设计领域有广泛应用。
2024-03-20 12:24:50
707
原创 FPGA验证和FPGA测试的区别
总的来说，FPGA验证是在设计阶段验证设计的正确性和功能性，而FPGA测试是在设计完成后验证设计在实际硬件中的行为。验证是在仿真环境中完成的，而测试是在实际硬件环境中完成的。- FPGA验证通常是在仿真环境中完成的，使用仿真工具（如ModelSim、VCS等）进行功能仿真。在仿真中，设计被加载到仿真器中，并使用测试向量来模拟输入，以验证设计的行为。- FPGA验证的主要目的是在设计阶段验证FPGA设计的行为和功能是否符合规格要求。- FPGA测试的主要目的是验证设计在实际硬件中的行为。
2024-03-20 11:53:45
491
原创 fpga秋招笔面试题精讲
1. 组合逻辑中的竞争与冒险2. 消除毛刺的办法3.格雷码与二进制码的转换4. 时序分析的基本概念5. 亚稳态的解决办法
2023-10-13 18:07:29
160
原创 FPGA知识点内容分享
2. ASIC（Application-Specific Integrated Circuit）： 专用集成电路，是为特定应用定制的集成电路，与FPGA相比，ASIC的电路功能在制造过程中就被固定。20. Static Timing Analysis (STA)： 静态时序分析，是一种在不运行设计的情况下，分析设计的时序性能，以确保在特定时钟频率下工作稳定。6. LUT（Lookup Table）： 是查找表的意思，是FPGA中用于实现逻辑功能的基本单元，可以存储输入与输出之间的对应关系。
2023-10-08 17:52:23
111
原创 为什么FPGA属于硬件，还需要搞算法
FPGA作为一个单独的芯片是无法完成各种任务的，需要和其它的芯片结合才能实现各种功能。这些硬件语言（不是软件语言，有很大的差别的）的意义就是让你可以更关注你想要实现的功能本身，降低工程师的开发难度。其实你也可以用一个个基本逻辑门单元去构建你的电路（EDA软件也支持），但那样的你的开发难度会很大。但是一个优秀的芯片工程师不仅仅需要明白每条语句，还必须知道代码对应的电路结构，这就是软件工程师和芯片工程师最大的差别。FPGA是芯片的一种，所写的代码其实硬件编程语言，对应到了芯片上的电路结构。
2023-10-07 11:51:17
201
原创 超前进位加法器、时序约束、握手信号处理与AXI4协议
然后发送写数据，master必须在wready为高的时候，将wvalid信号拉高，同时将数据发送给salve,当master发送最后一个数据时，将wlast信号拉高一个周期，告诉slave这是最后一个数据，当slave收到wlast信号为高时，就会将收到的数据按照指定的地址写入ddr。可以看到时钟a产生的单脉冲信号传递给了b时钟，并且是以握手的形式，当a时钟捕捉到脉冲时，拉高请求信号，此时再拉高b时钟的应答信号，此时传递数据，再拉低请求信号，同样拉低应答信号，一次握手即完成。这是AXI高效的原因之一。
2023-08-11 18:03:44
199
1
原创 版图设计中，什么是干净的地线？
相反，脏的地线是指连接到可能受到噪声和干扰的区域的地线。需要注意的是，干净和脏的地线的定义可能因设计规范、特定电路需求和制程技术而有所不同。因此，在具体的设计过程中，应根据特定应用的要求和制程的特点来确定干净和脏地线的界定。这也需要结合设计规范和经验知识进行综合考虑。干净的地线应该尽量与干净的电源和参考点连接，以保持信号的准确性和稳定性。脏地线应该避免与干净的地线和敏感的电路区域接触，以减少噪声和干扰的传播。干净的地线是指连接到电路中纯净地区的地线，这些地区往往与噪声和其他干扰源分离，电压稳定性较好。
2023-06-28 18:05:13
311
1
原创 模拟版图求职攻略
在版图学习过程中，理论知识方面的考核也是一大关，比如闩锁效应、天线效应、WPE效应的原理及预防方法，还有就是dummy的作用以及添加的尺寸大小，其它的像CMOS的工艺流程、拿到一个电路原理图应该怎么分析等，都是需要自己掌握的。公司HR拿到一个简历的话，更看重的是个人的相关实习经历和工作经验，他们看中的是你能为公司做些什么，能不能够独立做项目。版图看中的就是个人对工具的使用，另外就是有没有做过相关的一些项目，比如运算放大器、带隙基准、模数转换器等，绘制的版图多了，个人的经验也就积累起来了。
2023-06-27 15:24:47
159
1
原创 版图部分数字门电路项目实操
（3）在画好衬底后，将N衬底的NWell与PMOS的NWell凑在一起，将P衬底的PPlus与NMOS的NPlus紧紧凑在一起，它们两个可以没有间距，再连接vdd33、vss33、gnd，用M1的金属线。（2）在PMOS和NMOS布局上面，通常PMOS在上，NMOS在下，PMOS栅极在下，NMOS栅极在上。（1）器件摆放好之后，先给器件设置标签，这里的小技巧是，使用l快捷键，然后选择自动标签，再用CTRL+A快捷键，所有的器件都会标上标签。（6）看电路先看端口，分析有几个端口，几个输入端口，几个输出端口。
2023-06-26 10:48:48
267
1
原创 集成电路基础工艺和版图设计测试
15、通常对一个电路的线路图和版图分别进行瞬时仿真时，得到同一 电路的两个瞬时波形， 下列有关这两个波形的描述中，正确的是（ ）。A、寄生电容减小，增加开关速度 B、门延时和功耗乘积减小 C、高阶物理效应减少 D、门翻转电流减小。A、6个 B、8 个 C、4 个 D、12个。A、连接相邻的不同金属层 B、使跳线成为可能 C、连接第一层金属和有源区 D、连接第一层金属和衬底。
2023-06-08 15:06:54
430
原创 芯片设计学习，具体专业知识有哪些？
版图设计是将电路转换为芯片的重要一步。比如数字芯片，就需要组合逻辑电路，而逻辑电路分析需要很多步骤，如根据逻辑电路，写出输入与输出的逻辑表达式、将逻辑表达式化简、列真值表、根据真值表和逻辑表达式，分析逻辑电路，确定逻辑电路的功能，这都需要以数电为基础。要了解与集成电路相关的几种主流半导体器件的基本原理，包括PN结二极管、MOSFET器件和双极型晶体管（BJT），集成电路工艺的发展史，集成电路制造流程、介电薄膜、金属化、光刻、刻蚀、表面清洁与湿法刻蚀、掺杂、化学机械平坦化，器件参数与工艺相关性等等。
2023-06-07 10:05:47
1415
原创 数字模块版图的绘制
而且数字与数字之间拼接的时候是需要按照半尺寸规则的：为了使两个对接单元间的晶体管也有最小间距，每一个晶体管应当距离单元边沿至少有一半的最小间距，这样方便以后的拼接，也有效的减少了单元与单元之间的距离，使他们保持最小。，防止外部的噪声对器件产生干扰，同时保护环也充当了衬底。不管是接的衬底或者是保护环，都是需要接电位的，比如N环接的是高电位，P环接的是低电位。数字和模拟的区别之一就是在绘制的时候，
2023-06-06 15:03:44
415
原创 零基础入行FPGA应该怎么学？
学习FPGA可以帮助你了解硬件设计的基本概念和流程，并为你未来的职业发展打下坚实的基础。此外，FPGA也是一项非常有趣的技术，你可以通过实现各种各样的项目来提高自己的技能和知识。希望你可以学的开心，用的开心。学习具体的语法在网上可以找到很多关于Verilog语法的教程和资料，也可以报FPGA的就业辅导班。在学习Verilog时，参考其他人的代码可以帮助你更好地理解如何编写有效的代码。FPGA上板流程是FPGA设计的最后一步，它将EDA软件产生的数据文件（位数据流文件）下载到FPGA芯片中，进行实际的测试。
2023-05-30 17:54:17
624
原创 什么是FPGA原型验证？FPGA原型验证的优缺点
软件的复杂性越来越高，相应的开发周期也越来越长，因此提早进行软件开发变得更加重要，原型验证的作用更加明显。
2023-05-22 12:00:19
1760
1
原创 学习FPGA需要学哪些东西，有什么学习的顺序吗？
学习verilog HDL可以网上搜相关基础知识或者买本书进行学习，学习基本的语法，掌握如何命名，模块是什么样的，组合逻辑，时序逻辑等基本语法知识，能够区分出哪些是可综合的，哪些是不可综合等。，也有部分使用VHDL，入门的话先学习verilog HDL，不仅用的多，也简单一些，与C有些类似。知道与或非，MUX等数字逻辑，卡诺图化简，组合逻辑、数字逻辑，DFF，FSM等。等常用的逻辑功能块，这个阶段要多敲代码，熟悉掌握相关逻辑块的写法；掌握常用的逻辑电路的写法，加法器、计数器、状态机、FIFO等。
2023-05-09 18:39:39
699
原创 模拟版图工程师的主要工作内容
模拟版图设计工程师工作内容负责进行版图布局规划。有一定的全定制模块版图设计实践经验，独立进行版图规划、设计或验证等。承担模块（Block Level）版图设计、改进和维护等工作。在上级工程师的指导下解决模块版图设计一般难题。按时完成指标、计划并保证质量。
2022-12-28 11:17:10
804
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人