【Logisim仿真】二进制数补码的数字电路

要求

使用logisim设计一个电路，在输入端口任意输入一个4位二进制数原码，输出其补码。

分析

原理

补码原理如下：
（1）正数补码和原码相同。
（2）负数的补码，将其原码除符号位外的所有位取反后加1。

若想实现输出补码的功能，我们可以先从符号位角度判断。
若符号位为1，则其余位都要取反且要加1。若符号位为0，其余位取原码。
所以，我们可以根据符号位的值进行两个判定：

关键点

是否取反、是否加一

步骤

1.若符号位为1，则其余位要取反
2.若符号位为1，最低位要加1

题解

步骤一

针对是否取反我们可以选择符号位与非符号位列逻辑真值表。

A(符号位)	B(非符号位)	C(输出)
0	0	0
0	1	1
1	0	1
1	1	0

根据上表，我们不难看出这是一个异或(XOR)的关系。因此，我们需要在非符号位运算之前加入一个异或门。

步骤二

针对加法操作，由于符号位为1时，最低位就要加一；符号位为0，最低位不变。因此我们可以将最低位和符号位进行加法操作。

而在此之前，我们要先搞懂半加器和全加器的原理。

半加器

半加器，也可叫做1位加法器。它的逻辑真值表如下所示：

A	B	C(进位)	S(和)
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

从C看是一个与(AND)关系。
从S看不难发现着又是一个异或(XOR)关系。
因此在作半加器电路图时，我们要设置一个异或门和一个与门。设计图如下：

将每个引脚的标签设定好后，将这个图封装保存下来命名为half_adder。

全加器

当两个多位二进制数相加时，除最低位以外，我们要考虑低位的进位。

A和B是两个同位待加数，而Cin代表低位送来的进位数,Cout是进位，S是本位和输出。以下是全加器真值表：

A	B	Cin	Cout	S
0	0	0	0	0
0	1	0	0	1
1	0	0	0	1
1	1	0	1	0
0	0	1	0	1
0	1	1	1	0
1	0	1	1	0
1	1	1	1	1

全加器就是在半加器的基础上再多几个半加器。即在前一个半加器C输出时把其当作一个输入再加装一个半加器。两个和位用异或门连接（XOR）得到进位值。如图：

基于半加器和全加器的原理，我们可以设计出如下图：
当符号位为1时，与最低位相加。和位输出，进位参与下一位运算。以此类推，直到非符号位最高位。符号位直接输出。
最终设计如下：

为了使电路简洁美观，我们引入之前封装的半加器。

点击half_adder添加到电路中，优化后的电路图如下：

当输入1101时，输出1011，是其补码。

拓展

如果我们想实现八位的补码又该如何呢？
可以自己尝试一下，以下仅供参考。

封装后：

总结

设计电路的关键在于逻辑。当感到困顿的时候，写一下逻辑真值表，判断一下输入输出口以及他们之间潜藏的关系，答案自然而然就显现出来了。