利用Logisim设计半加器、全加器及补码电路

一、下载安装Logisim 数字逻辑仿真软件

Logisim是一种用于设计和模拟数字逻辑电路的教育工具。它非常简单，凭借其简单的工具栏界面和构建它们时的电路仿真，有助于学习与逻辑电路相关的最基本概念。

对于Logisim的下载安装，在网上可以找到相关安装包资源，可以选用合适自己电脑的版本进行安装。

二、在Logsim中设计一个1bit半加器电路

在二进制基本运算中，多位数的基本运算可以转化为多个一位数加减，也就是1bit的运算。而半加器就是将两个一位二进制数相加，且不考虑低位送来的进位数的工具，即只有加数和被加数相加。

首先我们发现当两个数都为0或1时，末尾数都为0（为0或进位0），且进位时，必定满足两个数均为1.因此，在Logisim中，我们可以采用异或门和与门结合设计一个简单的半加器，参考如下：

在以上半加器中，A、B对应输入的两个数，X、Y对应两位输出，输入输出的数据如下表：

A	B	X	Y
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

三、在完成1bit半加器电路基础上，实现一个1bit全加器电路

在半加器中，我们可以发现它是不计入低位送来的进位数的。而在绝大多数运算中，都要考虑低位送来的进位数。因此，需要计算更加完善的全加器。

当两个多位二进制数相加时，除了最低位以外，第二位以上的相加需要考虑低位的进位，即将两个待加数以及一个低位送来的进位数这三个数相加，得出本位和（全加和）和进位数。这种相加就叫全加。

在设计全加器时，因为会有三个数进行运算，因此可以简化为先进行两个输入数的运算，再进行其和与进位数的运算，即两次1bit运算。同时，在计算结果时，除了结果数，还要提出进位数供下一位计算。因此，在Logisim中，我们可以采用两个半加器相结合的方式设计一个全加器，参考如下：

在以上全加器中，A、B对应输入的两个数Cin对应低位的进位数，S对应输出,Cout对应提供给高位的进位数，输入输出的数据如下表：

A	B	Cin	Cout	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

四、用Logsim设计实现一个4位二进制数的补码器电路

1、补码原理

（1）正数与原码相同;

（2）负数的补码，将其原码除符号位外的所有位取反（0变1，1变0，符号位为1不变）后加1。 同一个数字在不同的补码表示形式中是不同的。比如10进制数值-15的二进制原码是10001111，其补码在8位二进制中是11110001，然而在16位二进制补码表示中，不足位数要用符号位补全，也就是1111111111110001。

2、设计电路

首先，我们尝试设计一个4位二进制数的补码器电路，要求：当输入一个4位二进制数后，补码电路将输出对应的4位二进制补码。

因为正数和负数的补码运算规则不一样，取决与输入二进制数的最高位（符号位）。从简单入手，首先可以只考虑输入为负数情况的补码运算。在补码运算中，有一个加1运算，需要用全加器实现。 因此4位全加器可以用4个1位(bit)全加器级联得到。参考如下：