FPGA-锁存器（latch）

在同步电路中Latch会产生不好的效果，如对毛刺敏感；不能异步复位，上电后处于不定态；还会让静态时序分析变得十分复杂；在FPGA的资源中，大部分器件没有锁存器这个东西，所以需要用使用寄存器来组成锁存器所以会占用更多逻辑资源；在ASIC设计中，锁存器也会带来额外的延时和DFT，并不利于提高系统的工作频 率，所以要避免产生。

异步寄存器 ：latch ->锁存器  替代 寄存器

1. 组合逻辑中if语句没有else；

2. 组合逻辑中case的条件不能够完全列举时且不写default；

3. 组合逻辑中输出变量赋值给自己。