三、存储系统（二）半导体存储器

晴落

已于 2023-02-18 17:21:12 修改

阅读量1.5k

点赞数 2

分类专栏：计算机组成原理文章标签：考研

于 2022-11-09 22:18:33 首次发布

本文链接：https://blog.csdn.net/weixin_74059671/article/details/127777073

版权

计算机组成原理专栏收录该内容

26 篇文章 51 订阅

订阅专栏

半导体存储器：

随机存取存储器（Random Access Memory，RAM，又称读写存储器）
只读存储器（Read-Only memory，ROM）。

2.1存储器芯片的内部结构

存储器芯片由存储体、I/O读写电路、地址译码和控制电路等部分组成。下图是单片存储芯片与CPU的连接方式。

片选线（chip-select），又叫使能端（chip-enable）。集成块要工作，片选信号就要有效。

地址线： cpu在内存里面读出一个数据时，先通过地址线找到地址，然后再通过数据线将数据取出来。如果有32根地址线，就可以访问2的32次方，也就是4GB数目个地址。
数据线: 一个存储单元有多少位就需要多少数据线。
存储矩阵：通常存储单元排列成N行×M列矩阵形式。因此地址线可分为行地址线和列地址线。

SRAM的引脚数=地址线 + 数据线 + 片选线（1个）+ 读写控制线（1个或2个，一般会说明）

采用复用技术的DRAM的引脚数=原地址线的一半 + 数据线 + 行选通和列选通（2个）+ 读写控制线（1个或2个，一般会说明）

DRAM芯片容量较大，地址位数较多，为了减少芯片的地址引脚数，通常采用地址引脚复用技术，行地址和列地址通过相同的引脚分先后两次输入，这样地址引脚数可减少一半。同时需要行选通和列选通两根线（片选线用行选通线代替）。

SRAM不采用地址引脚复用技术，但也会设计成存储矩阵。

2.1 随机存取存储器RAM

2.1.1 静态随机存储器SRAM

存储单元是由锁存器构成的，其中M1~M4构成一个SR锁存器用来存储1位二值数据。它属于时序逻辑电路。
SRAM中数据由锁存器记忆，只要不断电，数据就能永久保存。

2.1.2 动态随机存储器DRAM

其存储单元由一个MOS管和一个栅极电容构成。
由于电路中漏电流的存在，电容器上存储的数据（电荷）不能长久保留，因此必须定期给电容补充电荷，以免数据丢失，这种操作称为刷新或再生。

DRAM电容上的电荷一般只能维持1~2ms，因此即使电源不断电，信息也会自动消失。为此，每隔一段时间必须刷新，通常取2ms，称为刷新周期。常用的刷新方式有三种：

假设存取周期为0.5us，刷新周期是以行为单位的，刷新一行存储单元只需要一个存取周期，假设DRAM为128×128的存储矩阵。

分散刷新不存在死时间。

2.1.3 SRAM和DRAM的比较

二者都属于MOS型RAM，DRAM是单管动态MOS管存储元件，SRAM是六管静态MOS管存储元件。

此外还有双极型RAM。

2.2 只读存储器ROM

特点：

结构简单，所以位密度比可读写存储器的高。
具有非易失性，掉电也不会丢失，可靠性高。
写入时必须先擦除原有数据，因此写速度比读速度要慢不少。

类型：

掩模式只读存储器（MROM）:写入以后任何人都无法修改。
一次性可编程只读存储器（PROM）:允许用户利用专门的设备（编程器）写入自己的程序，一旦写入，内容就无法改变。
光可擦除可编程只读存储器（EPROM）：不仅允许用户利用编程器写入自己的程序，还可以对内容进行多次改写，但不能代替RAM，写入时间过长。此外还有电可擦除可编程只读存储器（ $E^2{}$ PROM）
Flash(快闪)存储器：快闪存储器是电可擦除可编程只读存储器( EEPROM)的一种形式。快闪存储器允许在操作中多次擦或写，并具有非易失性，即单指保存数据而言，它并不需要耗电。快闪存储器和传统的EEPROM不同在于它是以较大区块进行数据抹擦，而传统的EEPROM只能进行擦除和重写单个存储位置。这就使得快闪在写入大量数据时具有显著地优势。快闪存储器的擦除和写入是分开进行的，通过在快闪叠栅MOS管的源极加正电压完成擦除操作，而在MOS管的栅极加高的正电压完成写入操作。因此写入前，首先要进行擦除。由于快闪存储器的存储单元结构简单（只需要一个快闪叠栅MOS管），所以集成度较EEPROM高。U盘采用Flash技术。
固态硬盘（Solid State Drives，SSD）：基于闪存的固态电子存储芯片阵列制成的硬盘，由控制单元和存储单元（Flash芯片）组成。保留了Flash存储器长期保存信息、快速擦除与重写的特性。对比传统硬盘也具有读写速度快、低功耗的特性，缺点是价格较高。