Verilog HDL设计交通灯求助

最新推荐文章于 2024-11-01 16:29:34 发布

wh2477

最新推荐文章于 2024-11-01 16:29:34 发布

阅读量120

点赞数

文章标签： fpga开发软件工程

本文链接：https://blog.csdn.net/wh2477/article/details/130700917

版权

在尝试使用Verilog HDL进行FPGA开发时，设计了一个交通灯控制系统，但在运行过程中遇到了错误。现在寻求专业指导以解决报错问题。

摘要由CSDN通过智能技术生成

设计思路是这样，然后在运行时报错，求助大神

module traffic_light(
    input clk,
    input rst,
    input emergency_btn,
    output reg[3:0] east_west,
    output reg[3:0] north_south
);

// 定义状态枚举类型
typedef enum logic[2:0];{
    EAST_WEST_GREEN,
    EAST_WEST_YELLOW,
    EAST_WEST_RED,
    NORTH_SOUTH_GREEN,
    NORTH_SOUTH_YELLOW,
    NORTH_SOUTH_RED,
    EMERGENCY
} state_t;

// 定义状态变量和定时器计数器
state_t state;
integer timer_count;

// 初始化状态和计数器
initial begin
    state = EAST_WEST_RED;
    timer_count = 0;
end// 状态机控制交通信号灯
always @(posedge clk) begin
    if (rst) begin
        state <= EAST_WEST_RED;
        east_west <= 4'b1000;
        north_south <= 4'b0100;
        timer_count <= 0;
    end else begin
        case (state)
            EAST_WEST_GREEN:
                if (timer_coun