在Quartus中进行仿真时，遇到无波形图的问题，可能是以下原因：1) 未将模块设为顶层文件；2) 例化模块未命名；3) 缺少`timescale`声明；4) 代码中变量使用在声明前；5) 顶层模块名设置错误。解决方法包括正确设置顶层文件、模块名以及检查变量声明顺序。确保关闭已打开的仿真窗口以避免冲突。
在quartus中写完代码，为了验证我们写的是否正确，一般都需要编写test bench脚本进行仿真，但是由于我的粗心，老是出现窗口啥也没有的情况，大概总结了有以下几种情况。
1、我们在test bench中例化的模块没有设置成顶层文件
2、例化模块时，忘记给这个模块取个名字
3、test bench中没有写时间 `timescale 1ns/1ns
4、如果编译通过了，仿真时遇到Error: E:/intelFPGA/18.0/modelsim_ase/win32aloem/vlog failed.这种情况大部分原因是代码中，变量的使用在其声明之前！切记：一定要声明变量之后再使用，否则，仿真就会报这种错误，我在这个问题上花了2小时才知道的。
5、仿真文件的顶层模块名没有设置正确而导致报图1所示的错误：
图1
那么请根据下图中的说明设置好，再进行仿真
譬如我这里的testbench文件是
最低0.47元/天 解锁文章
扫一扫
1177
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
