学习笔记——PCB层叠结构与阻抗计算

ps：随着设计频率的提高，PCB设计中信号完整性、电源完整性、EMC、防护等越来越高。在对PCB设计图进行检查时，除在同一层内检查信号的走线、周围信号的干扰等外，还需要同时打开本层与相邻层，重点检查：

• 回流路径是否完整；
• 相邻层之间是否存在高速信号的长距离平行走线。

1、Core和PP

PCB的两个重要组成部分：Core和Prepreg（半固体片，简称PP），如图1所示。Core的两个表层都铺有铜箔，可作为信号层、电源层、底层等导电层，Core的上、下层之间填充的是固态材料；PP的表面不铺铜箔，在PCB中起填充作用，起材料是半固态的树脂材料，因此比Croe略软一些。

图1 Core和PP

注：在制作多层板时，需要配合使用Croe和PP，一般在两个Croe之间应选用PP作用填充物。

2、PCB的层叠结构和阻抗设计

1）层叠结构设计的先决条件

• 单板总层数，包括信号层、电源层、底层的数目；
• 单板厚度；
• 单端信号和差分信号的目标阻抗；
• PCB的介电常数Er

（1）单板层数的确定：在PCB设计之前，设计者需根据单板尺寸、单板规模、如信号数目、电源种类等，以及EMC的要求粗略估计单板的信号层、电源层、地层的数目，从而获得单板的总层数；

（2）单板厚度：单板沿导轨插入机框，因此厚度与导轨宽度有关，同时单板的厚度还取决于总层数等因素。

（3）目标阻抗：从信号完整性考虑，要求在信号传输路径上实现阻抗的匹配。

（4）PCB材质的选择：

• 介电常数：介电常数是表征电磁场在特定材质中导通能力的参数，结点常数越大，则电磁场在该材质中导通的能力越强；
• 材质正切值：材质正切值也称为材质损耗正切值，与Er 相同，也是一个与信号完整性相关的参数， 等于流经材质的损耗能量与流经材质的无损能量的比值， 值越大，则信号的损耗越大。注：在高速电路中，应尽量选择 Er 和 小的材质，当然， Er 和越小，PCB的成本越高。

2）层叠结构与阻抗设计的流程

层叠结构设计的目标是确定以下参数：

• 信号层、电源层、地层的排列；
• 信号层、电源层、地层、以及填充层的厚度；
• 在信号层上，单端信号的线宽，差分对信号的线宽以及对内信号的间距；

（1）信号层、电源层、地层的排列

图1 两种六层板层叠结构

两种多层板结构如图2所示，均由四层信号层、一层电源层、一层地层构成，但两种结构信号层的信号完整性性能完全不同。

-->对结构1的分析

• 电源层与地层相邻，且距离较近，可以很好地实现电源与地之间的耦合，对降低电源平面与地平面之间的阻抗有极好的作用；
• 信号层3与地层相邻，以完整的地层作为参考平面，因此信号完整性最好；
• 信号层2与电源层相邻，若电源层是完整的平面，则同样也能获得较好的信号完整性，但若电源种类不止一种，则电源层需要分块，不完整的参考平面会导致信号回流路径不通畅，对信号完整性存在一定影响；
• 信号层1、4与信号层2、3相邻，很容易受到相邻信号层的影响，因此完整性最差。

-->对结构2的分析

• 电源层与地层不相邻、耦合较差，无法形成有效的寄生小电容；
• 信号层1、2、3、4响铃层都能找到地层或电源层作为参考平面，信号质量相对结构1更好一些，其中，信号层1和4位于表层，而表层的阻抗控制比内层更难，因此，对于信号完整性而言，信号层2和3要好于1和4；

（2）线宽和层厚是决定信号阻抗的两个关键因素。为获得某一特定的目标阻抗，信号线宽于信号所在层距离其相邻参考层的间距成正比，因此单板的厚度对线宽和层厚存在约束关系。即信号线越宽，信号层与参考层之间的距离越大（即层的厚度越大），则总厚度可能超过前面提到的关于单板厚度的先决条件。

3、设计流程

（1）先决参数值的确定（四项参数：单板层数、单板厚度、目标阻抗、材质选择）

（2）层叠结构和阻抗设计

对于PCB表层，即第一层（TOP层）和第十六层（BOTTOM层）直接采用铜箔，而内层则采用Core的铜箔，Croe之间采用PP填充，如图2所示。

图2 十六层层叠结构

• 表层单端信号：对于表层，只考虑单端信号而不考虑差分信号，原因在于表层的阻抗控制效果较差，如图3所示。

图3 表层微带线

其中，W是线宽， T是线厚，H是到参考平面的距离。

• 内层单端信号：

图4 内层单端带状线

• 内层差分信号：

图5 内层差分带状线

• 电源层、地层的确定。

（3）在确定好电源层和地层后，还需要相应地为信号层制定如下规则（参考图2）：

①第十层的主要参考平面是第九层，而第九层是分割的电源层，对信号回流的影响较大，因此不建议在第十层走高速信号，对于一些非常重要的信号，如控制信号、JTAG信号等，由于它们的阻抗控制要求较弱，可走第十层。

②第七层的主要参考平面是第八层，第八层是完整的地平面，可为第七层提供很好的回流路径，但这两层之间填充的材质是PP，PCB制成后，在阻抗控制上可能存在一定偏差，因此，第七层可走高速信号，但对一些非常关键的高速信号，如单板上速率达到400MHz的差分对总线SPI4.2，不建议走第七层；

③第三层的主要参考平面是第二层，而第二层是完整的地平面，且两层之间采用固态材质填充，可将高速关键信号走第四层，同时在本设计中，大量的DDR SDRAM接口信号线，其中，DDR SDRAM的地址、控制信号等都以2.5V为参考，建议将这些信号也走第四层；

④第四层的主要参考平面是第五层，第五层是完整的2.5V电源平面，两层之间用固态材质填充，可将高速关键信号走在第四层，同时在本设计中，在大量的DDR SDRAM接口信号线，其中，DDR SDRAM的地址、控制信号等都以2.5V为参考，建议将这些信号走在第四层；

⑤第十三层的主要参考平面是第十二层，第十二层是完整的3.3V电源平面，两层之间用固态材质填充，高速关键信号可走在第十三层，同时，建议将由3.3V供电是许多单端信号，如时钟信号等，走在第十三层；

⑥第六、十一层的主要参考平面分别是第五、十二层，与参考平面之间用PP填充，阻抗控制可能存在偏差，因此，在这两层上可走高速信号，但不建议走非常关键的高速信号；

⑦设计是需要注意，第三、四层，第六、七层，第十、十一层，第十三、十四层，这四对信号层彼此相邻，存在相互干扰的可能，因此在走线时，相邻信号层应正交走线，如第三层走线方向成横向，则第四层走线应成纵向。

4、总结要点

• 制作多层板时，需要配合使用Core和PP这两种材质；
• 层叠结构设计的先决条件有：层数、厚度、信号目标阻抗、材质介电系数；
• 层叠结构设计的目标有：其一，获得信号层、电源层、地层的排列顺序；其二，获得信号层、电源层、地层、以及填充层的厚度；其三，获得单端信号的线宽，差分对信号的线宽以及对内线间距。