无glitch时钟切换电路设计
1、初始sel=0时,上路选通,下路关段。
2、当sel切换为1时,上路第一个与门关闭,2clk1后,输出0(关断时钟并打开下路)
下路第一个与门的输入不会同时变化,sel先为1;2clk1后与门的另一个输入为1;
3、当sel再次切位0时,下路第一个与门关闭,2clk2后,输出0(关断时钟并打开上路)
上路第一个与门的输入不会同时变化,sel先为0;2clk2后与门的另一个输入为1;
无glitch时钟切换电路设计
1、初始sel=0时,上路选通,下路关段。
2、当sel切换为1时,上路第一个与门关闭,2clk1后,输出0(关断时钟并打开下路)
下路第一个与门的输入不会同时变化,sel先为1;2clk1后与门的另一个输入为1;
3、当sel再次切位0时,下路第一个与门关闭,2clk2后,输出0(关断时钟并打开上路)
上路第一个与门的输入不会同时变化,sel先为0;2clk2后与门的另一个输入为1;