第一种方案要求时钟选择信号是独热码，本时钟对应的选择信号及其他时钟开启状态的信号作为输入，分别通过两个本时钟域的寄存器打两拍以消除亚稳态。来自其他时钟域信号的反相信号和本时钟域的选择信号作与运算后再打拍，用来控制对应的clock gating。这里其他时钟域的信号取反，是为了保证在其他时钟没有完全关闭时，本时钟不会被打开。各时钟clock gating的输出通过一个或门集合在一起送到后续电路。
Note1：这个或门和各clock gating需要直接例化相应的标准单元，而不是写逻辑代码，以避免它们被综合工具进行逻辑重组或优化掉。
Note2：某一时钟域送到其他时钟域的状态信号相比clock gating的控制信号又多打了一拍，这是因为clock gating本身就会有一个周期的延时。
Note3：各寄存器的复位值可以根据上电时时钟的需要进行设置，例如，上电时默认使用低速的常开时钟，需要执行性能要求高的任务时，再切换到高速时钟
2.
1万+
08-15
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
