LPDDR4的训练(training)和校准(calibration)--ZQ校准(Calibration)

最新推荐文章于 2024-09-23 22:48:27 发布
最新推荐文章于 2024-09-23 22:48:27 发布
阅读量2.9w 收藏 287
点赞数 34
分类专栏： SOC 文章标签： LPDDR4
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wonder_coole/article/details/102984280
版权

  LPDDR4的ZQ pin, 用来外接一240Ω±1%上拉电阻。LPDDR4将其作为参考电阻，用来校准DRAM内部的240Ω电阻。因为芯片内部的240欧电阻是由CMOS构成，由于CMOS的天然特性，造成该电阻会随着PTV(制程，温度和电压)变化，因此必须对其进行校准。
图片名称
  在JESD209-4B LPDDR4标准中，提到ZQ校准有四个作用

  • 输出上拉校准，即校准输出电压VOH PU-Cal (Pull-up Calibration VOH Point)
  • 输入下拉驱动强度及接收终止电阻的校准 PDDS (Pull Down Drive Strength and Rx Termination)
  • DQ-ODT (DQ ODT Value)
  • CA-ODT (CA ODT Value)
    下面会详细介绍DRAM的I/O的内部结构来说明为什么会有这样的作用。

本博客所有文章均同步发表于www.mx1980.cn/blog

1. DRAM DQ Pad内部的电阻网络结构

   DQ是数据传输的双向PAD。
   在读操作时，DRAM需要提供合适的输出驱动电压Voh，在LPDDR4中规定为VDDQ/2.5或VDDQ/3，也即440mV和367mV， 它是靠DQ Pad内的上拉电阻网络来实现的。
   在写操作时，作为接受方，DRAM的DQ会连接一个下拉的ODT 终止电阻(RTT)，来改善信号完整性。
  在早期的DDR中，DQ的上拉电阻和下拉电阻是分离结构，从DDR3开始采用上拉和下拉合并的电阻网络来实现。
下图以DDR3中的上拉和下拉合并的电阻网络为例，讲解其实现方法及校准过程：
DQ电阻网络
   如上图所示，DQ Pad内部的电阻网络包含7个并联的上拉电阻，以及7个并联的下拉电阻。上拉连接VDDQ，下拉接地。每个电阻有多个CMOS生成(图中每个 240Ω pull up/down leg)，且通过控制上部MOS管来和DQ导通或断开，每个在正常工作的时候应为240Ω。
   在DQ作为输出时，断掉所有下拉电阻，只有上拉电阻和DQ连接,并且控制上拉电阻的导通个数，来控制输出Voh电压。
   在DQ作为输入时，断掉所有上拉电阻，只有下拉电阻和DQ连接,从而构成ODT需要的下拉电阻。并且通过控制下拉电阻的导通个数，生成需要的不同电阻值的电阻。
   上图的电路可以简化表示如下：
DQ简化

2. DRAM内部电阻校准方法

  只有对DQ Pad内部的上下拉电阻网络中的每个电阻进行校准，才能满足高频下信号完整性需求，这就用到了连接在ZQ Pad 外部的240Ω±1%参考电阻。
  校准的前提是，我们认为该外部参考电阻不会随着环境变化，在任何条件下都是标准的240Ω。
  DRAM内部对每个240Ω电阻进行校准时都会共用该外部参考电阻，因此每个电阻是分开进行校准，在时间上不能重叠。
  对每个上拉电阻进行校准时，其校准电路如下：
在这里插入图片描述
  其中左侧方框为校准控制模块，内部包含ADC, 比较器，择多滤波器(majority filter)。图中VDDQ/2作为参考电压，有DRAM内部产生。图中最右侧为一个近似电阻(approximation register，是polyresistor), 比240Ω稍大。和该240Ω+电阻并联的有5个P Channel device(如原文所述)，通过控制其导通个数，来使其最终等效电阻最终等于240Ω。
  具体校准过程如下：

  1. 收到ZQ校准命令后，PUP会被驱动为低电平，使和VDDQ连接的PMOS开关打开
  2. 校准控制模块通过调整VOH[0:4], 来使不同的P Channel device导通
  3. 比较VPULL-UP和VDDQ/2的电压，当二者相等时，DQ上下两侧的电阻相等，均为240Ω，校准完成
  4. 记录下该电阻的VOH[0:4]的值
  5. 对每个上拉电阻进行校准，记录下每个电阻对应的VOH[0:4]值

下拉电阻校准过程类似，不多赘述。不同的是和240Ω+电阻并联的是N Channel device。

3. LPDDR4

LPDDR4的DQ内部上下拉合并的电阻网络应与上文所述的DDR3结构类似，但具体上拉电阻和下拉电阻个数是不同的(其具体结构没找到资料)，但根据标准中ODT电阻有6个可选的电阻值，可以猜测其下拉并联电阻有6个。ODT电阻如下表所示：
LPDDR4 Pull down
  由上表可推测，240ohm恰巧是选择一个下拉电阻导通得到的，120ohm是选择2个下拉电阻导通得到的，其他依此类推。
  LPDDR4标准规定DQ的输出高电平VOH只有两个，即VDDQ/2.5和VDDQ/3，分别是440mV和367mV。这两个值应该控制上拉电阻网络得到的。
在这里插入图片描述
本博客所有文章均同步发表于www.mx1980.cn/blog

参考：
Micron Technical Note：TN-41-02 DDR3 ZQ Calibration Introduction
JEDEC JESD209-4B LPDDR4 Spec

wonder_coole
关注
专栏目录
搞DDR必懂的关键技术笔记：DDR training
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-12 1769
在解释DDR（Double Data Rate）内存系统中的Training机制时，我们首先要理解DDR接口的基本特性和面临的挑战。DDR使用并行接口总线进行数据传输，这意味着多个数据位（如64位或128位）**同时在一组信号线上传输。**随着总线频率的增加，信号在PCB（印刷电路板）上的传输变得更加复杂，因为PCB走线的长度差异PVT（工艺、电压、温度）变化等因素会导致信号传播时间（即延迟）的差异。
DDR4 - Initialization, Training and Calibration
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
10-05 1218
在 DRAM 投入使用之前，有 4 个步骤的工作需要完成上电与初始化 ，Power-up and InitializationZQ 校准，ZQ CalibrationVerf DQ 校准，Verf DQ Calibration读写训练，即存储介质训练/初始校准，Read/Write Training在这些步骤完成后，系统正式进入 IDLE 状态，并为后续的读写操作做好准备。根据设备的运行环境，你可能需要使能定期校准。
09-jesd209-4_lpddr4
04-13
09-jesd209-4_lpddr4
LPDDR4芯片学习（一）——基础知识与引脚定义
最新发布
yttt的博客
09-23 1992
时钟：CK和CKn是差分时钟输入。所有地址、命令和控制输入信号都在CK的上升沿和CKn的下降沿交叉采样。CA参数的交流时序参考CK。每个通道（A和B）都有自己的时钟对。时钟使能：CKE高电平激活并且CKE低电平停用内部时钟电路、输入缓冲器和输出驱动器。通过CKE的转换进入和退出省电模式。CKE是命令代码的一部分。每个通道（A和B）都有自己的CKE信号。CS_A，CS_B芯片选择：CS是命令代码的一部分。每个通道（A和B）都有自己的CS信号。命令/地址输入：CA信号根据。
LPDDR4/5 ZQ校准
qq_43134430的博客
10-31 1226
LPDDR4和LPDDR3相比，LPDDR4中没有了ZQ Calibration Long和ZQ Calibration Short这两个命令。LPDDR4的ZQ CAL主要有两种模式：ZQ CAL start 和ZQ CAL Latch。ZQ CAL start启动校准程序，ZQ CAL Latch捕捉结果并将这部分加载至内存中。当LPDDR4 SDRAM处于上电状态时，可以发出ZQ cal start命令。
DDR3详解（以Micron MT41J128M8 1Gb DDR3 SDRAM为例）
热门推荐
嵌入空间
01-16 3万+
首先，我们先了解一下内存的大体结构工作流程，这样会比较容量理解这些参数在其中所起到的作用。这部分的讲述运用DDR3的简化时序图。    DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，这个单元格可称为存储单元,那么这个表格
LPDDR4的训练(training)和校准(calibration)--Write Leveling(写入均衡)
ltqdxl的博客
04-13 9208
Write Leveling是从DDR3开始引入的概念，为了解决DQS和CLK的edge alignment的问题。   因为从DDR3开始采用了新的拓扑结构：fly-by。即多个DRAM放置在PCB上时(或多个die)，地址线，控制线，时钟线采用fly-by方式进行布线，DQ,DQS和DMI还是采用点对点的布线方式。采用了fly-by的结构，CLK到达菊花链的各个die的时间是不一样的。具体而言，到达菊花链起始端会早些，到达末端会晚些，对于分布在链上的各个DRAM chip来说，不仅存在time skew
ONFI ZQ Calibration
LUOHUATINGYUSHENG的博客
03-25 3330
ONFI ZQ Calibration ZQ校准指的就是我们见到的例如DDR3 SDRAM有个引脚需要外接240R电阻，起到的作用就是ZQ校准。 以下信息来自于ONFI V4.1 协议规范。 文中的意思表示： ZQ校准是可选的，但建议用于速度超过400MT / s的NV-DDR3接口。 ZQ校准对于NV-DDR2接口是可选的。 就是在DDR2中可以用也可以不用，因为本身速度不高 ZQCL ...
LPDDR4 Data Eye Training
我的榕树洞
05-15 9745
3.1 Data Eye Training3.1.1 Read TrainingThe DQS signal on the memory interface is bidirectional. The PHY in many (not all) memoryarchitectures will generate a DQS gate signal that switches the read DQ...
LPDDR4学习笔记（八）之command bus training
weixin_52371868的博客
05-17 2078
首先通过MRW配置MR13 OP[0] = 1, 即command bus training mode enabled，在配完之后，等待tMRD之后，CKE可能会拉低，然后LPDDR4会进入另一个FSP-OP，完成训练模式的进入；不论LPDDR4从哪一种工作频率进入训练，LPDDR4在训练过程都会自动的切换至另一种工作频率的配置完成训练，从训练中退出之后LPDDR4继续回到进入训练前的工作频率，训练前的状态是被认为一个训练好的工作状态。DQ[6:0]的input/output由DQ[7]控制。
LPDDR4说明手册
07-27
Micron 官网上的关于LPDDR4容量的说明手册，由于下载需要注册，特意下载下来共享。
LPDDR4 -JEDEC-SPEC和笔记
04-01
主要是LPDDR4的JEDEC标准和相关理解的地方都在PDF中做了备注，给有需要的小伙伴们
DDR4 和 LPDDR4 存储器的功能测试和验证
07-10
DDR4 和小功率 DDR4（称为 LPDDR4）组成了最新一代的双倍数据速率（DDR）SDRAM 存储器。DDR4 和 LPDDR4 与 DDR3 相比，数据传输带宽大幅度提高，而且在速度、密度和功率等方面都超越以往。 设计师能够使用最新的 DDR4 和 LPDDR4 存储器技术来提高系统数据速率，使之超过 2400 Mb/s，同时使设计速度和节能效率达到新水平。
JESD209-4D, LPDDR4 JEDEC SPEC, June 1, 2021 最新版本。
07-21
LPDDR4标准的制定参考了之前的内存技术标准，包括DDR2 (JESD79-2)，DDR3 (JESD79-3)，DDR4 (JESD79-4)，以及LPDDR系列的早期版本如LPDDR (JESD209)，LPDDR2 (JESD209-2) 和 LPDDR3 (JESD209-3)。这些先前的标准为...
LPDDR4 JEDEC标准测试实例解析-地址总线写操作
07-22
### LPDDR4 JEDEC标准测试实例解析—地址总线写操作 ...此外，CK、DQS和DQ的时序测试仍然是LPDDR4测试中的重点，需要设计者给予足够的重视。通过遵循JEDEC标准进行严格测试，可以大大提高LPDDR4产品的质量和性能。
JESD209-4_3 LPDDR4 LPDDR3精解.pdf
12-12
《JESD209-4_3 LPDDR4 LPDDR3精解》这份文档深入解析了LPDDR4和LPDDR3内存标准，为读者提供了关于这两种低功耗双倍数据速率同步动态随机存取存储器（DRAM）的详尽知识。LPDDR4和LPDDR4X是移动设备中广泛使用的内存...
DDR中的ZQ校准
weixin_42186805的博客
06-09 3084
转载自https://www.xuebuyuan.com/3233906.html What's the ZQ Calibration command? it used to calibrate DRAM Ron & ODT values. In normal operation, the DDR3 SDRAM needs longer time to calibrate output ...
DDR的ZQ校准信号-翻译
LUOHUATINGYUSHENG的博客
05-13 7297
DDR3 ZQ Calibration Introduction-翻译 DDR3 ZQ校准 为了实现更强大的系统操作，DDR3 SDRAM驱动器设计通过降低电容得到了增强，动态片上端接（ODT）和新的校准方案。 电容减少来自于使用新的合并驱动器。使用新驱动程序，组成输出驱动程序的电路共享用于ODT。DDR2上使用单独的结构作为输出驱动器和终端阻抗。 合并驱动器（Merged Driver） 注：...
lpddr4x芯片接口协议jesd209-5
09-09
LPDDR4X芯片接口协议JESD209-5是一种用于低功耗双数据率（LPDDR）类型的动态随机存取存储器（DRAM）的接口标准。LPDDR4X是下一代的LPDDR4标准，提供了更高的性能和更低的功耗。 JESD209-5是由JEDEC Solid State Technology Association组织制定的标准，该组织是全球半导体和微电子行业的领导者之一。它旨在提供一个统一的接口标准，以确保不同厂商生产的芯片可以在各种设备上互操作。 LPDDR4X芯片接口协议JESD209-5定义了LPDDR4X在物理和逻辑层面的工作原理和通信规范。它规定了数据传输的时序、电气特性、信号架构等。 LPDDR4X芯片接口协议在物理层面使用了差分信号传输，以提高抗干扰性能和可靠性。同时，它还增加了复杂的预取、排队和调度机制，以优化数据传输效率。 LPDDR4X芯片接口协议支持多种工作模式，例如专注于读取操作的无延迟模式，以及专注于写入操作的最小延迟模式。这些不同的模式可以根据不同的应用需求进行配置。 总之，LPDDR4X芯片接口协议JESD209-5为LPDDR4X存储器的设计和实现提供了统一的接口标准。它确保了不同厂商生产的芯片之间的兼容性，并提供了更高的性能和更低的功耗。
评论 15
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值