2017年05月_长弓的坚持

12月 11月 10月 09月 08月 07月 06月 05月 04月 03月 02月 01月

转载 FFT频谱泄露和加窗（二）

学习信号时域和频域、快速傅立叶变换(FFT)、加窗，以及如何通过这些操作来加深对信号的认识。 1. 理解时域、频域、FFT傅立叶变换有助于理解常见的信号，以及如何辨别信号中的错误。尽管傅立叶变换是一个复杂的数学函数，但是通过一个测量信号来理解傅立叶变换的概念并不复杂。从根本上说，傅立叶变换将一个信号分解为不同幅值和频率的正弦波。我们继续来分析这句话的意义所在。所有信号都是若干正弦

2017-05-20 23:36:54 31402 9

我们分析的信号，如果只含整数次谐波的话，用FFT分析信号的频谱和相位是非常准确的，如果信号含有确定的间谐波，比如信号含有60HZ和65HZ的频率，那我们也可以准确的分析出信号的频谱和相位，我们只要用矩形窗截取10个周波的信号就可以分析出50HZ/10=5HZ以及5HZ的整数倍的信号的频谱和相位了，分析的相位和频谱都是非常准确的！如果我们需要分析的信号含有不确定的间谐波，比如我们根本不知道信号含有什

2017-05-20 23:33:31 12409 1

转载 Vivado Logic Analyzer中VIO核的使用

ChipScope有两种使用的方式：cdc和IP Core。由于VIO的IP只能通过IP的方式来使用，所以IP的方式ChipScope中有重要的意义。同样，Vivado中的VIO也只能通过IP的方式来使用。本文使用Digilent的Nexys-4板卡来探讨VIO的使用。关于Nexys-4的信息，请参考http://www.digilentchina.com/product-more.asp?

2017-05-20 23:26:46 10432

转载 vivado使用自带IP核和创建自己定义的IP核

任务：使用vivado自带IP和创建IP目的：学会使用Vivadao相关的IP组件步骤：1.使用自带IP工程创建好之后，选择IP Catalog。软件就会列出自带的，自带的IP核有很多种，选择自己需要的，可以直接查找。此处选择FIFO作为例子。选择好IP核之后，选中并双击就会弹出IP核配置窗口，例如下图中FIFO的配置页面，有ip名、位宽等等相关参数。参数配置完

2017-05-20 23:16:33 37708 8

转载 vivado----fpga硬件调试 (八)----例化ila核

VIVADO下ILA使用指南 ILA是VIVADO下的一个DEBUG- IP，类似于片上逻辑分析仪，通过在RTL设计中嵌入ILA核，可以抓取信号的实时波形，帮助我们定位问题。本文档以一个简单的COUNTER设计为例，对VIVADO（2014.1）下ILA核的使用进行说明。第一部分 RTL设计 module counter ( input

2017-05-06 12:33:24 16296

转载 vivado----fpga硬件调试 (七)----数据导出并用MATLAB读取

Vivado套件中的Debugger（类似ISE套件中的ChipScope）提供了在本地窗口中查看硬件实时数据的途径,但是无法导出类似ChipScope中的.prn这种文本数据格式,只能通过write_hw_ila_data命令导出csv或者vcd文件，vcd文件为通用波形文件，只能用来查看；所以只能通过csv文件解析数据。命令：write_hw_ila_data -force -c

2017-05-06 12:04:35 18250 2

转载 vivado----fpga硬件调试 (六)----数据导出

总结一：众所周知，ADC调试不单单是ADC芯片功能的调试，还涉及到后期对ADC芯片的性能评估和验证，这些工作都需要在MATLAB中完成。在ISE开发环境下，一般是这样处理：1．ChipScope中将需要的数据导出为.prn或者.txt文件2．在MATLAB中使用函数xlLoadChipScopeData()将文件导入缓存。（需要相应的MATLAB和ISE设置

2017-05-06 11:58:55 15795 1

转载 vivado----fpga硬件调试 (五) ----找不到ila核问题及解决

WARNING: [Xicom 50-38] xicom: No CseXsdb register file specified for CseXsdb slave type: 0, cse driver version: 0. Slave initialization skipped.INFO: [Labtools 27-1434] Device xc7k410t (JTAG device

2017-05-06 11:38:50 53747 12

转载 vivado----fpga硬件调试 (四)----mark_debug

在vivado中fpga功能验证比ise中方便了很多，主要体现在debug的ip核生成以及最后的波形观察和调试上，下面我就从这两个方面说一下vivado的fpga验证调试。 fpga验证的步骤一般是： × 在代码中加入关键字，表示信号要被调试. × 进行elaboration和synthesis. × 打开synthesis, 设置debug核.

2017-05-06 10:15:32 35380 2

转载 vivado----fpga硬件调试 (三)----mark_debug

在Vivado下在线调试是利用ILA进行的，Xilinx官方给出了一个视频，演示了如何使用Vivado的debug cores，下面我根据这个官方视频的截图的来演示一下：官方的视频使用的软件版本为2012.2，不过在2015.3下也是差不多的。第一步：标记需要debug的信号例如：VHDL：attribute mark_debug of sineSel : signa

2017-05-06 10:07:31 10903

转载 vivado----fpga硬件调试 (二)----mark_debug

Vivado和ISE相比ChipScope已经大幅改变，很多人都不习惯。在ISE中称为ChipScope而Vivado中就称为in system debug。下面就介绍Vivado中如何使用debug工具。Debug分为3个阶段：1. 探测信号：在设计中标志想要查看的信号2. 布局布线：给包含了debug IP的设计布局布线3. 分析：上板看信号一探测信号探测信号有2种方

2017-05-06 10:05:45 28936 3

转载 vivado----fpga硬件调试 (一)----mark_debug

最近两个月开始用Vivado做项目，之前一直用ISE开发，个人觉得ISE方便好用，而Vivado编译又慢，还占内存，打开一个工程就需要好半天，可视化界面感觉也没什么用处，不如模块化的代码来的简单，而且还有一些bug。无奈xilinx公司不再开发ISE，到14.7就结束了，以后的芯片只能用Vivado做设计了，只能用它了，现在已经更新到了2014.4版本，我现在用的是2013.4版本，开发板是zed

2017-05-06 10:04:46 17868 2

msk调制与gmsk调制

使用matlab进行仿真，编写的非常详细的msk调制与gmsk调制调制程序。这些程序是自己通过各种查资料以及在自己独立的修改下完成的有关于msk、以及gmsk信号的一些特征与性质的仿真分析。

2014-01-13

matlab仿真qpsk gmsk msk fsk qam ask

仿真了通信原理中常用到的调制技术。包括了qpsk gmsk msk fsk qam ask psk oqpsk ssb等。每种调制方式都编写了详细的调制程序。这些程序是自己做毕业设计的时候用到的，仿真结果经受住了老师的检验。因此可以保证每一个程序可以正确的运行以及得到的波形图的正确性。这些程序特别适用于那些做通信原理课程设计以及毕业设计的人。在这里将自己花了很久的时间编写的程序分享给大家，希望能够给大家一定的帮助。

2014-01-13