有限状态机FSM

本文介绍了有限状态机(FSM)的概念及其在游戏开发中的应用,特别是棋牌游戏。通过UML状态机图进行设计,并讨论了使用boost::statechart库和自造轮子的方式实现FSM。文中详细阐述了FSM基类的设计,以及如何根据项目需求扩展功能,以实现游戏状态机GameFSM。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

前言:

        之前的工作中使用有限状态机模型管理游戏流程,趁这段工作空窗期总结一下状态机的相关知识。

一.状态机相关概念

     有限状态机(Finite State Machine),以下简称FSM,是一种描述离散状态的数学模型,在FSM模型中,可以将系统分解成有限数目的离散稳定,相互独立又有联系的状态。FSM中最基本的三点:

    (1)状态的定义;

    (2)状态的迁移;(在FSM中,一般通过事件使状态发生迁移)

    (3)伴随状态迁移而产生的动作;

     除了这最基本的三点,还有其他的扩展,如:状态监护条件,状态进入或离开动作,状态机嵌套(子状态机),并行状态机,状态历史记录(深层,浅层记录)等等。

  二.在游戏中的应用

      这里只谈棋牌游戏类型,其本质是在游戏规则的约束下,通过一系列事件来改变自身的状态,直到游戏结束。以麻将游戏为例,其状态机图类型如1.0图(简化版):


                                                                                 图1.0 麻将状态机图                                                                         

    椭圆形为状态,例如:游戏开始,摇色子定庄家,闲家下注等;

    方形为驱动状态变迁的事件,例如:定时器事件,下注完成事件等;

    注意到,状态的拓扑结构是静态的,而驱动状态变迁的事件发生是动态的。意思是游戏一旦开始跑起来,当前状态的变迁路径是固定的,A状态只能变迁到B状态或C状态,而不能变迁到D状态;而事件何时发生,能不能发生则和当局游戏过程,玩家的选择相关。

    因此,游戏维护人员只要看游戏的状态拓扑结构就能知道整个游戏的流程是怎么样的。另外,当我们把游戏的状态拓扑关系放在配置文件中,例如用XML文件来配置游戏的状态变迁关系,则当需要改变游戏流程时可以只改配置文件,而无需改动代码。一个例子:如果现在不需要闲家下注,则只需要改配置文件,将摇色字定庄家状态的下一个变迁状态定为摇色字定财神状态就可以了。

.现有的FSM工具

(1)UML状态机图:

利用 VHDL 设计的许多实用逻辑系统中 有许多是可以利用有限状态机的设计方案来 描述和实现的 无论与基于 VHDL 的其它设计方案相比 还是与可完成相似功能的 CPU 相比 状态机都有其难以逾越的优越性 它主要表现在以下几方面 h 由于状态机的结构模式相对简单 设计方案相对固定 特别是可以定义符号化枚 举类型的状态 这一切都为 VHDL 综合器尽可能发挥其强大的优化功能提供了有利条件 而且 性能良好的综合器都具备许多可控或不可控的专门用于优化状态机的功能 h 状态机容易构成性能良好的同步时序逻辑模块 这对于对付大规模逻辑电路设计 中令人深感棘手的竞争冒险现象无疑是一个上佳的选择 加之综合器对状态机的特有的优 化功能 使的状态机解决方案的优越性更为突出 h 状态机的 VHDL 设计程序层次分明 结构清晰 易读易懂 在排错 修改和模块 移植方面 初学者特别容易掌握 h 在高速运算和控制方面 状态机更有其巨大的优势 由于在 VHDL 中 一个状态 机可以由多个进程构成 一个结构体中可以包含多个状态机 而一个单独的状态机 或多 个并行运行的状态机 以顺序方式的所能完成的运算和控制方面的工作与一个 CPU 类似 由此不难理解 一个设计实体的功能便类似于一个含有并行运行的多 CPU 的高性能微处 理器的功能 事实上这种多 CPU 的微处理器早已在通信 工控和军事等领域有了十分广 泛的应用 h 就运行速度而言 尽管 CPU 和状态机都是按照时钟节拍以顺序时序方式工作的 但 CPU 是按照指令周期 以逐条执行指令的方式运行的 每执行一条指令 通常只能完 成一项操作 而一个指令周期须由多个 CPU 机器周期构成 一个机器周期又由多个时钟 周期构成 一个含有运算和控制的完整设计程序往往需要成百上千条指令 相比之下 状 态机状态变换周期只有一个时钟周期 而且 由于在每一状态中 状态机可以完成许多并 行的运算和控制操作 所以 一个完整的控制程序 即使由多个并行的状态机构成 其状 态数也是十分有限的 因此有理由认为 由状态机构成的硬件系统比 CPU 所能完成同样 功能的软件系统的工作速度要高出两个数量级 h 就可靠性而言 状态机的优势也是十分明显的 CPU 本身的结构特点与执行软件 指令的工作方式决定了任何 CPU 都不可能获得满的容错保障 这已是不争的事实了 因此 用于要求高可靠性的特殊环境中的电子系统中 如果以 CPU 作为主控部件 应是 一项错误的决策 然而 状态机系统就不同了 首先是由于状态机的设计中能使用各种无 懈可击的容错技术 其次是当状态机进入非法状态并从中跳出所耗的时间十分短暂 通常 只有 2 个时钟周期 约数十个 ns 尚不足以对系统的运行构成损害 而 CPU 通过复位方第 10 章 有限状态机 FSM 199 式从非法运行方式中恢复过来 耗时达数十 ms 这对于高速高可靠系统显然是无法容忍 的 再其次是状态机本身是以并行运行为主的纯硬件结构
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值