FSM有限状态机

有限状态机

Moore型

状态机的输出仅与当前状态值有关, 且只在时钟边沿到来时才会有状态变化。

Mealy型:

状态机的输出不仅与当前状态值有关, 而且与当前输入值有关。

两者的区别:

Mealy比Moore输出提前一个周期,同时可节省一个状态

举个栗子:

0101序列检测,可循环

Moore型
module fsm_moore (
    input  wire clk,
    input wire reset_n,
    input wire data_in,
    output reg out
);
reg [4:0] state,next_state;
parameter SIDLE=5'b00001,S1=5'b00010,S2=5'b00100,S3=5'b01000,S4=5'b10000;

//FF
always@(posedge clk or negedge reset_n)
    if(!reset_n)
        state<=SIDLE;
    else
        state<=next_state;


//transiton
always@(*)begin
    case (state)
        SIDLE:
            if(data_in==0)
                next_state=S1;
            else
                next_state=SIDLE;
        S1:
            if(data_in==1)
                next_state=S2;
            else
                next_state=S1;
        S2:
            if(data_in==0)
                next_state=S3;
            else
                next_state=SIDLE;
        S3:
            if(data_in==1)
                next_state=S4;
            else
                next_state=S1;
         S4:
            if(data_in==0)
                next_state=S3;
            else
                next_state=SIDLE;
        default :next_state=SIDLE;                        
    endcase
end

//oupout
always @(posedge clk or negedge reset_n) begin
   if(!reset_n)
        out<=1'b0;
    else if(state==S4)
        out<=1'b1;
    else
        out<=1'b0;
end
endmodule //fsm_moore

仿真:
在这里插入图片描述

mealy型:
module fsm_mealy (
    input wire clk,
    input wire reset_n,
    input wire data_in,
    output reg  out 
);
reg [3:0]state,next_state ;
parameter S0=4'b0001,S1=4'b0010,S2=4'b0100,S3=4'b1000;

//FF
always @(posedge clk or negedge reset_n) begin
    if(!reset_n)
        state<=S0;
    else
        state<=next_state;
end

//transition
always @(*) begin
    case(state)
        S0:
            if(data_in==0)
                next_state=S1;
            else
                next_state=S0;
        S1:
            if(data_in==1)
                next_state=S2;
            else
                next_state=S1;
        S2:
            if(data_in==0)
                next_state=S3;
            else
                next_state=S0;
        S3:
            if(data_in==1)
                next_state=S1;
            else
                next_state=S0;
        default:next_state=S0;

endcase
end

//output
always @(posedge clk or negedge reset_n) begin
    if(!reset_n)
        out<=1'b0;
    else if(state  ==S3 && data_in ==1)  //注意输出条件
        out<=1'b1;
    else
        out<=1'b0;
end
endmodule //fsm_mealy

仿真:
在这里插入图片描述

利用 VHDL 设计的许多实用逻辑系统中 有许多是可以利用有限状态机的设计方案来 描述和实现的 无论与基于 VHDL 的其它设计方案相比 还是与可完成相似功能的 CPU 相比 状态机都有其难以逾越的优越性 它主要表现在以下几方面 h 由于状态机的结构模式相对简单 设计方案相对固定 特别是可以定义符号化枚 举类型的状态 这一切都为 VHDL 综合器尽可能发挥其强大的优化功能提供了有利条件 而且 性能良好的综合器都具备许多可控或不可控的专门用于优化状态机的功能 h 状态机容易构成性能良好的同步时序逻辑模块 这对于对付大规模逻辑电路设计 中令人深感棘手的竞争冒险现象无疑是一个上佳的选择 加之综合器对状态机的特有的优 化功能 使的状态机解决方案的优越性更为突出 h 状态机的 VHDL 设计程序层次分明 结构清晰 易读易懂 在排错 修改和模块 移植方面 初学者特别容易掌握 h 在高速运算和控制方面 状态机更有其巨大的优势 由于在 VHDL 中 一个状态 机可以由多个进程构成 一个结构体中可以包含多个状态机 而一个单独的状态机 或多 个并行运行的状态机 以顺序方式的所能完成的运算和控制方面的工作与一个 CPU 类似 由此不难理解 一个设计实体的功能便类似于一个含有并行运行的多 CPU 的高性能微处 理器的功能 事实上这种多 CPU 的微处理器早已在通信 工控和军事等领域有了十分广 泛的应用 h 就运行速度而言 尽管 CPU 和状态机都是按照时钟节拍以顺序时序方式工作的 但 CPU 是按照指令周期 以逐条执行指令的方式运行的 每执行一条指令 通常只能完 成一项操作 而一个指令周期须由多个 CPU 机器周期构成 一个机器周期又由多个时钟 周期构成 一个含有运算和控制的完整设计程序往往需要成百上千条指令 相比之下 状 态机状态变换周期只有一个时钟周期 而且 由于在每一状态中 状态机可以完成许多并 行的运算和控制操作 所以 一个完整的控制程序 即使由多个并行的状态机构成 其状 态数也是十分有限的 因此有理由认为 由状态机构成的硬件系统比 CPU 所能完成同样 功能的软件系统的工作速度要高出两个数量级 h 就可靠性而言 状态机的优势也是十分明显的 CPU 本身的结构特点与执行软件 指令的工作方式决定了任何 CPU 都不可能获得圆满的容错保障 这已是不争的事实了 因此 用于要求高可靠性的特殊环境中的电子系统中 如果以 CPU 作为主控部件 应是 一项错误的决策 然而 状态机系统就不同了 首先是由于状态机的设计中能使用各种无 懈可击的容错技术 其次是当状态机进入非法状态并从中跳出所耗的时间十分短暂 通常 只有 2 个时钟周期 约数十个 ns 尚不足以对系统的运行构成损害 而 CPU 通过复位方第 10 章 有限状态机 FSM 199 式从非法运行方式中恢复过来 耗时达数十 ms 这对于高速高可靠系统显然是无法容忍 的 再其次是状态机本身是以并行运行为主的纯硬件结构
有限状态机FSM)是一个数学模型,用于描述具有有限数量状态的系统的行为。FSM有三个主要组成部分:状态集合、输入集合和状态转换函数。 首先,有限状态机由一组离散的状态组成。状态是系统在特定时间点的情况的表示,可以是一个特定的变量或属性。例如,一个交通信号灯可以有三种状态:红灯、黄灯和绿灯。 其次,有限状态机还包括输入集合,可以触发状态之间的转换。输入可以是外部条件,例如一个按钮的按下、一个传感器的数据或一个特定的事件。例如,在交通信号灯的情况下,按下按钮可能是一个输入,将状态从红灯转换到绿灯。 最后,有限状态机还包括状态转换函数,它指示在给定状态和输入情况下系统应该如何转换到下一个状态。转换可以是确定性的,也可以是非确定性的。在交通信号灯的情况下,状态转换函数可以定义为:当状态是红灯时,如果接收到按钮按下的输入,则将状态转换为绿灯。 通过将这三个组成部分结合起来,我们可以使用有限状态机来描述和计算系统的行为。FSM广泛应用于计算机科学和工程领域,用于模型验证、软件开发、自动控制等领域。 总之,有限状态机是一种简单但强大的数学模型,用于描述具有有限数量状态的系统的行为。它通过状态集合、输入集合和状态转换函数来建模系统,用于解决各种计算和控制问题。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

勇敢凡凡

xixixi

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值