PS Power-On/Off Power Supply Sequencing
建议的上电顺序为VCCPINT,然后是VCCPAUX和VCCPLL,然后PS VCCO提供(VCCO_MIO0,VCCO_MIO1和VCCO_DDR)
以实现最小电流消耗并确保I / O上电时为3态。
在上电序列中,要求将PS_POR_B输入置为GND。直到VCCPINT,VCCPAUX和VCCO_MIO0达到最低操作级别,才能确保PS eFUSE完整性。有关PS_POR_B时序要求的其他信息,请参阅“复位”。
推荐的掉电顺序与上电顺序相反。
如果VCCPAUX,VCCPLL和PS VCCO电源(VCCO_MIO0,VCCO_MIO1和VCCO_DDR)具有相同的建议电压电平,则它们可以由相同的电源供电并同时斜坡上升。
Xilinx建议使用与VCCPAUX相同的电源为VCCPLL供电,并带有一个可选的铁氧体磁珠滤波器。
在掉电期间,VCCPINT达到0.80V之前至少需要满足以下四个条件之一:
PS_POR_B输入置为GND,PS_CLK输入的参考时钟被禁用,VCCPAUX低于0.70V,或VCCO_MIO0低于0.90V。
必须保持该条件,直到VCCPINT达到0.40V以确保PS eFUSE完整性。
对于VCCO_MIO0和VCCO_MIO1的3.3V电压:
•VCCO_MIO0 / VCCO_MIO1和VCCPA