本文探讨了在FPGA设计中如何通过使用Fast Output Register来改善IO信号质量并解决芯片内部布线延迟问题。实践证明，Fast Output Register能有效提高采样时钟质量，并允许调整走线延时。作者强调，理解和解决基本问题的重要性，指出忽视小问题可能导致长期的技术挑战。同时，文章也反映了这一原则在日常生活和工作中的应用。
昨天遇到这样一个问题，FPGA通过普通IO管脚对模拟信号-数字信号转换器LTC2263发送采样时钟，并且该DAC工作模式配置为14bits、双通道转化模式。结果得到的数字量输出很不稳定。表现为，数据同步信号FR相位抖动，造成FPGA无法正确对2263的转化结果进行解串！最终，影响到了产品的成像质量！
排除了采样时钟和探测器主时钟的数量关系错误后，笔者只剩一种推测—IO的输出信号质量差（没用示波器测量过）。但不应该是片内走线延时引起的，因为即便走线有较大延时，那么由于片内生成的电路已固化，延时量就不可能再变化。设计之初采用的是FPGA内部触发器对探测器主时钟2分频，这种非专有时钟一般来讲是差于锁相环的输出质量的。好吧，那就使用片内PLL输出吧！果然，问题得到了解决！
排除了采样时钟和探测器主时钟的数量关系错误后，笔者只剩一种推测—IO的输出信号质量差（没用示波器测量过）。但不应该是片内走线延时引起的，因为即便走线有较大延时，那么由于片内生成的电路已固化，延时量就不可能再变化。设计之初采用的是FPGA内部触发器对探测器主时钟2分频，这种非专有时钟一般来讲是差于锁相环的输出质量的。好吧，那就使用片内PLL输出吧！果然，问题得到了解决！
笔者又想，使用FPGA内部的快速输出专用寄存器能不能解决这个问题呢？经过实际试验验证，采用专门的Fast Output Register也是可以满足设计要求的。电路如下图示1：
最低0.47元/天 解锁文章
扫一扫
1600
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
