位下标与数组下标-SV学习笔记

在SystemVerilog中，位下标和数组下标都是用于访问数组元素的索引。位下标是一种特殊的下标，它用于访问数组元素的位。数组下标则是一种通用的下标，用于访问数组元素的整体。

位下标的语法格式为：

array_name[bit_index]

其中，array_name表示数组名称，bit_index表示位下标，它是一个整数，表示要访问的位在数组元素中的位置。例如：

Copy

logic [7:0] data[3];
data[2][3] = 1'b1;

在这个例子中，定义了一个二维数组data，它有3行8列。通过data[2][3]可以访问第3行第4列元素的第4个位，并将其赋值为1。

数组下标的语法格式为：

Copy

array_name[array_index]

其中，array_name表示数组名称，array_index表示数组下标，它是一个整数，表示要访问的元素在数组中的位置。例如：

Copy

int data[5] = {1, 2, 3, 4, 5};
data[2] = 6;

在这个例子中，定义了一个一维数组data，它有5个元素。通过data[2]可以访问第3个元素，并将其赋值为6。

在SystemVerilog中，位下标和数组下标可以同时使用，例如：

Copy

logic [7:0] data[3];
data[2][3] = 1'b1;
data[1][4:1] = 4'b1010;

在这个例子中，定义了一个二维数组data，它有3行8列。通过data[2][3]可以访问第3行第4列元素的第4个位，并将其赋值为1。通过data[1][4:1]可以访问第2行第2~5列元素的位，并将它们赋值为1010。

另外，需要注意的是，位下标和数组下标的范围是不同的。位下标只能是整数，不能是范围。数组下标可以是整数，也可以是范围。

合并：

bit[3:0][7:0]barray[3]; //合并：3X32比特