Cadence 信号完整性(一)-- 仿真步骤1

翻译 2013年12月12日 00:32:47

出自《基于Cadence的信号完整性仿真步骤.pdf》

目录

1.仿真前的准备工作
   1.1 找到需要仿真的芯片的IBIS 模型
   1.2 模型转换(IBIS→DML)
   1.3 添加模型到Cadence 的模型库中
2.对电路板进行设置(Setup Advisor)
   2.1 准备好要仿真的电路板
   2.2 调用参数设置向导
   2.3 叠层设置
   2.4 设置DC 电压值
   2.5 器件设置(Device Setup)
   2.6 SI 模型分配
   2.7 SI 检查(SI Audit)
   2.8 完成参数设置
3.进行信号完整性仿真(反射)
   3.1 开始仿真
   3.2 选择所要仿真的网络
   3.3 提取网络的拓扑结构
   3.4 给驱动端U8 添加激励信号
   3.5 设置激励信号的参数
   3.6 执行反射仿真

   3.7 仿真结果         

1.仿真前的准备工作
1.1 找到需要仿真的芯片的IBIS 模型
一般可以从芯片制造商网站上找到,如果没有,可能要通过其它途径获得如从SPICE 模型中提取。
1.2 模型转换 (IBIS→DML)
将IBIS 模型转换为DML 模型,运用Cadence 的Model Integrity 工具将IBIS 模型转化为Cadence 能识别的DML 模型,并验证仿真模型。
(1)单击“开始”按钮→“所有程序”→“Allegro SPB 15.5”→“Model Integrity”,如图1-1 所示:


图 1-1 Model Integrity 工具窗口


(2)选择“File”→“Open”,打开一个IBIS 模型如图1-2 所示:


图 1-2 打开一个IBIS 模型


(3)在“Physical View”栏中,单击IBIS 文件“sn74avca16245”→选择菜单栏里的“Options”→“Translation Options Editor”→弹出“Translation Options”窗口,如图1-3 所示:


图 1-3 Translation Options 窗口


(4)默认选择“Make model names unique”,这个设置为每个IOCell 模型名附加IBIS 文件名。单击“OK”,关闭“Translation Options”窗口。
(5)在“Physical View”栏中,单击IBIS 文件“sn74avca16245”→单击鼠标右键→选择“IBIS to DML”(如图1-4 所示),系统会提示是否重写→选择“是”(如图1-5所示),重写文档。这时在原先IBIS 文件的目录下面会生成相应的DML 模型(如图1-6所示)。


图 1-4 IBIS→DML 转换窗口



图 1-6 转换好的DML 模型


1.3 添加模型到Cadence 的模型库中将转换好的DML 模型加载到Cadence 的模型库中,在Allegro PCB SI 610 选“Analyze”,“SI/EMI Sim”,“Library”,如图1-7 所示。窗口分上下两个部分,上半部分是器件模型库;下半部分是互连模型库,包括传输线模型和Via 模型。当提取网络的拓扑结构时,互连模型会自动创建。这里主要是加载器件的模型。


图 1-7 将DML 模型加载到Cadence 的模型库中

未完。

使用Pspice进行电路仿真

Pspice现在是集成到Cadence中的一个电路仿真工具,能通过Pspice模型的原理图仿真电路的输出结果。其大致步骤是:1. 创建仿真工程执行菜单命令File->New->Project,选择An...
  • xiahouzuoxin
  • xiahouzuoxin
  • 2014年08月13日 22:07
  • 21276

中兴cadence allegro仿真详细教程

  • 2014年07月27日 12:26
  • 14.95MB
  • 下载

cadence仿真教程

  • 2009年09月02日 16:00
  • 1.7MB
  • 下载

Cadence 信号完整性(一)-- 仿真步骤2

在这里要完成两项工作: (1) 把所用到的模型加到模型库中。  选择“Add existing library”→“Local Library”,如图1-8 所示:               ...
  • wu20093346
  • wu20093346
  • 2013年12月12日 00:45
  • 2780

基于Cadence的信号完整性仿真步骤

  • 2012年08月27日 15:52
  • 1.65MB
  • 下载

Allegro进行PCB级的信号完整性仿真

摘要:在高速PCB设计过程中仅仅依靠个人经验布线,往往存在巨大的局限性.利用Cadence的Allegro软件包对电路进行PCB级的仿真,可以最优化线路布局,极大地提高电路设计质量,从而缩短设计周期,...
  • zjt289198457
  • zjt289198457
  • 2014年10月31日 13:52
  • 3136

EDA软件_Cadence软件使用教程视频学习笔记

本文为Cadence软件视频学习的笔记,记录了各集视频分享的内容。
  • cc214042
  • cc214042
  • 2016年10月03日 23:10
  • 1320

Cadence 信号完整性(一)-- 仿真步骤3

(2)单击“Identify DC Nets”,弹出“Identify DC Nets”窗口,如图2-6 所示:                                          ...
  • wu20093346
  • wu20093346
  • 2013年12月12日 23:10
  • 3165

Cir 和 IBIS模型的使用

从Analog上
  • u011335616
  • u011335616
  • 2014年10月27日 23:52
  • 3997

BSDL, IBIS model and HSpice model

作为一个需要支持硬件的软件工程师来说,有些术语经常听,但是不熟悉。为了巩固知识,再写一遍。 BSDL, boundary scan des cription language, 边界扫描描述语言...
  • daofengdeba
  • daofengdeba
  • 2014年08月31日 10:53
  • 1671
收藏助手
不良信息举报
您举报文章:Cadence 信号完整性(一)-- 仿真步骤1
举报原因:
原因补充:

(最多只允许输入30个字)