信号完整性之差分对设计2（仿真前准备）

最新推荐文章于 2023-06-25 11:04:37 发布
最新推荐文章于 2023-06-25 11:04:37 发布
阅读量3.2k 收藏 13
点赞数 1
分类专栏： Cadence SI........ 文章标签： 信号 完整性 仿真 差分对
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wu20093346/article/details/38526983
版权

在Layout cross-section中设置正在使用的差分对的差分阻抗为100欧，打开D:\diffPair\PCI2.brd。

（1）执行Setup->Cross-Section，弹出Layout Cross Section，在右下角选中Show Single Impedance，如图，Top层的阻抗为65.762欧：


（2）单击Top前的“2”，单击右键，选择Add Layer Above，添加了一个新的DIELECTRIC层，这时Top层的阻抗变为59.049欧。


（3)选择新添加层的Material为CONFORMAL_COAT，这时Trace阻抗变为64.256欧。


（4）

最低0.47元/天 解锁文章
Marvin_wu
关注
  • 1
    点赞
  • 踩
  • 13
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 2
    评论
专栏目录
信号完整性的概念：差分对
06-06
差分对是实现良好信号完整性的常用策略，它在PCB（印制电路板）设计中扮演着至关重要的角色。差分对由两条相邻的传输线组成，它们通常以相反的相位传输信号，以减小电磁干扰并提高信号质量。 差分对的概念基于其...
HFSS实战（三）——过孔via TDR仿真
最新发布
luohuo9844的博客
01-26 3508
在上一讲中，主要是通过观察S参数确定via的优化是否达到目标。但S参数只能看到一个整体的结果，并不知道via真实的阻抗是多少？想要单独确定via的阻抗，最好还是通过TDR的仿真。
ADS差分传输线前仿真
kingsai2012的博客
09-30 6726
主要以ADS自带4port S参数模板说明如何快速预估实际项目中差分信号的插损和阻抗，重点在渔，而非鱼。
手把手教你使用HFSS仿真高速差分过孔—上
a2447944219的博客
03-24 2万+
高速数字电路设计中，信号完整性是一个非常重要的问题。为了使信号保持良好的传输特性，PCB板上的互联线一般都采用均匀传输线，使互联线保持特性阻抗一致性，减少信号反射。然而PCB板上的互联线很多时候避免不了换层的问题，这时候就必须使用过孔。过孔会导致阻抗不连续，进而造成反射，出现信号完整性问题。         当信号传输速率越高，信号前沿越短的时候，过孔引入的信号完整性问题越严重，需要对过孔进行优
Allegro---层叠结构设置
qijitao的专栏
05-26 2万+
 PCB层叠结构     层叠结构是一个非常重要的问题，不可忽视，一般选择层叠结构考虑以下原则：     ·元件面下面（第二层）为地平面，提供器件屏蔽层以及为顶层布线提供参考平面；     ·所有信号层尽可能与地平面相邻；     ·尽量避免两信号层直接相邻；     ·主电源尽可能与其对应地相邻；     ·兼顾层压结构对称。     对于母板的层排布，现有母板很难控制平行长
HFSS入门学习笔记——PCB微带线差分特性阻抗仿真
weixin_42126696的博客
06-25 4312
右键选中【Port1】→【Assign Excitation】→【Port】→【Terminal Wave Port】，对【Port2】做一样的操作，会在工程树【Excitations】节点下显示出波端口激励与终端线；右键【Results】→【Create Terminal Data Report】→【Rectangular Plot】，在【Category】中选中【Terminal Port Zo】，在【Quantity】下选中【Zot（Diff1，Diff1）】，【Function】中选中【mag】；
连接器信号完整性仿真教程八示例模型
10-22
在电子设计领域，连接器信号完整性的仿真是一项至关重要的任务，它关系到系统性能的稳定性和数据传输的可靠性。本教程“连接器信号完整性仿真教程八示例模型”旨在帮助工程师深入理解并掌握这一关键技能。 连接器是...
采样保持电路中全差分运算放大器的设计与仿真
01-20
摘要：本文设计了一种全差分运算放大器，对运算放大器的AC 特性和瞬态特性进行了仿真分析和验证。该运放采用折叠式共源共栅结构、开关电容共模反馈（SC-CMFB）电路以及低压宽摆幅偏置电路，以实现在高稳定下的高增益...
100条使信号完整性问题最小化的通用设计原则
04-28
8. **差分对设计**： - **保持差分阻抗恒定**：在布线中，调整线宽和间距以保持差分对的差分阻抗，减少串扰。 - **避免不对称性**：差分对的布线应尽可能对称，以减小共模噪声。 9. **共模信号处理**： - **端接...
过孔基础知识与差分过孔设计
08-02
过孔基础知识和差分过孔设计对于高速印刷电路板的信号完整性性能非常重要。通过了解过孔结构和电气属性，可以设计出一个透明的差分过孔，来实现所需阻抗和带宽要求。使用背面钻孔PCB制造工艺可以减少过孔残桩，提高...
差分过孔特征阻抗计算
01-13
差分过孔的建模，模型参数提取，计算，优化
QT之layout参数设置
机器人涮火锅的博客
07-15 1万+
layoutLeftMargin: layout内的布局距离边框左端的距离。 layoutTopMargin: layout内的布局距离边框顶端的距离。 layoutRightMargin: layout内的布局距离边框右端的距离。 layoutBottomMargin: layout内的布局距离边框底端的距离。 layoutHorizontalSpacing: layout内的水平方向内的对象（包括控件和低一级布局）的水平间隙。 layoutVerticalSpacing:layout内的垂直方向内的对象
cadence 常见pcb电阻_利用Cadence PCB SI分析特性阻抗变化因素
weixin_39547392的博客
12-30 1323
1、概要在进行PCB SI的设计时，理解特性阻抗是非常重要的。这次，我们对特性阻抗进行基础说明之外，还说明Allegro的阻抗计算原理以及各参数和阻抗的关系。2、什么是特性阻抗？2.1　传送线路的电路特性在高频率(MHz)信号中，把传送回路作为电路。2.1.1　电阻R电阻R是指普通的导线带有的欧姆电阻。R = ρ・L / S　[Ω](S:横截面面积[m2]，L:导体长[m]，ρ:金属(铜)的电阻率...
Cadence Allegro如何添加叠层？
LGCPCB的博客
04-20 1万+
Cadence Allegro如何添加叠层？下面通过设置四层板叠层的例子来演示，设置方法如下： 1、打开Setup菜单栏下的Cross-section…,如下图所示： 2，在Layout Cross-section对话框中的Type选项下单击选中CONDUCTOR(DIELECTRIC)右键Add layout Above(Add layout Below)增加叠层，如下图所示： 3、常规的四层板...
MIPI信号的分析--结合示波器实际测试波形
热门推荐
消雨匆匆
09-03 4万+
如果排查的思路对你有帮助，请记住 消雨匆匆 or 大吊工。码字和排查很累，仅此而已 ，硬件不是抄电路，拿烙铁，懂点软件，细致分析，找问题和破案搜集线索是一样的。 部分内容来自于此博客的大神总结： http://www.elecfans.com/news/wangluo/20170323499614.html http://www.elecfans.com/yuanqijian/jieko...
Cadence 17.4 学习手册----PCB的绘制
u013425261的博客
08-05 1万+
关于cadence17.4的PCB绘制的学习经验分享，有详细的步骤以及在学习中遇见的问题的解决办法
02、差分特性阻抗仿真
是树木游泳的力量
07-06 2168
0、引入差分对（一般采用波端口激励，集总端口激励一般不考虑线间的耦合效应） 1、仿真建模具体建模过程不在赘述，只提及要点。①设置当前设计为终端驱动求解类型②端口激励方式选择为波端口激励（自动分配终端线）③差分微带线的边界条件设置为理想导体边界条件（无接地板） ④设置差分信号线【Excitations右键→Differential Pairs（差分对）】 2、仿真分析参数扫描：对于微带差分线，其差模阻抗和共模阻抗会随着差分信号线的线宽W和差分信号线之间的间距S变化而发生变化。下面我们使用HFSS的参数扫描功能
信号完整性之差分对设计3（仿真差分对）
Marvin_wu
08-14 4373
对差分对仿真，首先要提取差分对的拓扑，然后对其进行仿真并对仿真结果进行分析。 （1）启动Allegro PCB SI GXL，打开D:\diffPair\PCI4.brd。 （2）执行Analyze->Preferences，弹出Analysis Preferences对话框。 （3）在InterconnectModels标签页设置Percent Manhattan为100，Defa
DDR2/3高速PCB信号完整性设计：4层板挑战与优化策略
本文将深入探讨DDR2-800和DDR3高速内存技术在PCB（Printed Circuit Board，印刷电路板）信号完整性设计中的关键要素，特别是在设计4层或6层PCB时面临的挑战。随着DDR2的速度提升至800Mbps甚至更高，以及DDR3达到1600...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Marvin_wu

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值