EHW AC/DC耦合

最新推荐文章于 2023-10-23 19:07:35 发布
最新推荐文章于 2023-10-23 19:07:35 发布
阅读量1.2k 收藏 3
点赞数
分类专栏： 嵌入式与硬件 文章标签： AC耦合 DC耦合 共模电压
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wuyanbei24/article/details/119523251
版权

AC/DC直流耦合

FPGA的GT

Xilinx的GT作为高速的串行信号，对外到底是采用AC耦合还是DC耦合，上周在和周围年轻的小伙伴们讨论时，其实发现这个地方自己没有认真的去看过，没有调研就没有发言权！
接下来，把学习的过程记录在这里，主要是参考TI公司的文档。

AC耦合

截图来自于TI公司的文档《scaa059c AC-Coupling Between Differential LVPECL, LVDS, HSTL, and CML.pdf》，其中重点采用高亮和下划线给出。同时，源文档讲解了不同差分信号之间如何AC互连，这一点在实际遇到时，再过来参考。
在这里插入图片描述

DC耦合

截图来自于TI公司的文档《scaa062 DC-Coupling Between Differential LVPECL, LVDS, HSTL, and CML.pdf》，其中重点采用高亮和下划线给出。同时，源文档讲解了不同差分信号之间如何DC互连，这一点在实际遇到时，再过来参考。
在这里插入图片描述

思考

那么在实际使用Xilinx的GT时，需要考虑以下问题

  • PCS 层编码：non-dc balance code?
  • 硬件设计：common voltage

Xilinx GT RX/TX 设计要求

从Xilinx UG576 手册上可以看到，对于GT接收端，提示的采用的是100 nf的电容实现AC coupling
在这里插入图片描述

Xilinx GT 参考时钟设计要求

在这里插入图片描述
这么设计的原因如下
在这里插入图片描述
每个GT Quad的参考时钟，有2组差分输入引脚，对于没有使用的差分参考时钟引脚，直接float即可

AC耦合电容放在哪里？

KCU105原理图PCIE部分

这里很疑惑的是在FPGA开发板上在数据TX端差分信号做了AC耦合，但是在RX端差分信号直接与FPGA GT差分引脚相连
同时，FPGA侧PCIE Rx 始终也采用了AC耦合
在这里插入图片描述
链接地址如下:
https://www.eda365.com/forum.php?mod=viewthread&tid=115554&page=1&_dsign=3dd362b3
在这里插入图片描述

搞FPGA开发的Tony老师
关注
  • 0
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
USB3.0只在SSTX信号放置AC耦合电容的疑惑与猜测
weixin_30887919的博客
07-20 5729
　　查看很多资料和电路图，发现在超高速差分信号中，只对SSTX信号放置AC交流耦合电容，对此很不理解，百度也没有百度出具体原因，只偶尔有看到说规范中是这样说的，好吧，实在没辙了，正好手中有此规范查阅规范，那就自己也找找看。一通乱找，终于看到了一点点信息，可是结果也是一样，只提到这样接，但是没有具体说明原因，当然本人英文能力有限，即使提到可能也找不到，尴尬尴尬啊！ 　　好了，在USB3.0 0.9...
PCIe基础知识
有趣的人生 一半是山川湖海 一半是初心情怀
03-18 2312
PCIe总线概述 随着现代处理器技术的发展，在互连领域中，使用高速差分总线替代并行总线是大势所趋。与单端并行信号相比，高速差分信号可以使用更高的时钟频率，从而使用更少的信号线，完成之前需要许多单端并行数据信号才能达到的总线带宽。 PCI总线使用并行总线结构，在同一条总线上的所有外部设备共享总线带宽，而PCIe总线使用了高速差分总线，并采用端到端的连接方式，因此在每一条PCI...
AC耦合与DC耦合
一只青木呀
09-10 1万+
AC耦合与DC耦合1、AC耦合2、DC耦合 1、AC耦合 交流耦合(AC Coupling)就是通过隔直电容耦合，去掉了直流分量 2、DC耦合 直流耦合(DC Coupling)就是直流、交流一起过，并不是去掉了交流分量。 比如在3V的直流电平上叠加一个1Vpp的弦波，如果用直流耦合，看到的是以3V为基准，+/-0.5V的正弦波；如果用交流耦合，看到的是以0V为基准，+/-0.5V的正弦波。 ...
接口常见的AC耦合方式
weixin_48956120的博客
05-27 2331
接口AC耦合方式，LVDS/CML/LVPECL/HSTL
高速电路设计----第三章（2）LVDS信号详解
最新发布
weixin_42304393的博客
10-23 3066
最高速度为3.125Gbps，一般应用于点到点的场合。举例子：用于并行高速总线SPI4.2的I/O接口电平。1、驱动器驱动电流为 3.5mA。2、终端通过在差分线两端接100Ω电阻形成350mV的电压摆幅。3、正向流动，产生逻辑电平1。反向流动，产生逻辑电平0。4、摆幅小，功耗低，功耗为 3.5mA*350mV=1.2mW。不随着频率升高而增大功耗。5、高速逻辑电平中，LVDS是功耗最低的。
EHW方法中基于投影的分解法设计相对较大的电路
03-03
EHW方法中基于投影的分解法设计相对较大的电路
An Online EHW Pattern Recognition System Applied to Sonar Spectrum Classification
11-30
Abstract: An evolvable hardware (EHW) system for high-speed sona return classification has been proposed. The system demonstrates an average accuracy of 91.4% on a sonar spectrum data set. This is ...
Hytera海能达EHW08 蓝牙耳机说明书.pdf
07-12
Hytera EHW08 蓝牙耳机使用说明书详解 欢迎进入Hytera的世界，并感谢您购买EHW08蓝牙耳机。为了确保您的产品能够发挥最佳性能，在使用前请仔细阅读本用户手册。本手册适用于以下产品：EHW08 BT Earpiece。 **图标...
华为EHW2160安装 配置 限速
06-04
华为EHW2160简易配置文件 限速配置
Hytera海能达EHW02 X1系列无线耳机说明书.pdf
07-12
Hytera海能达EHW02 X1系列无线耳机是一款专为用户提供高效沟通体验的设备。在使用前，用户必须详细阅读本用户手册，以确保能够充分利用其功能并避免潜在问题。手册中涵盖的产品型号为EHW02 Wireless Headset，具体...
DC-Coupling_Between_Differential_LVPECL,_LVDS,_HSTL,_and_CML.pdf
11-09
This report describes various methods of interfacing different logic levels. The focus is dccoupling between the following differential signaling: LVPECL (low-voltage positivereferenced emitter coupled logic), LVDS (low-voltage differential signals), HSTL (highspeed transceiver logic), and CML (curr
LVPECL_LVDS_HSTL_CML_差分对的 AC 耦合
01-20
本文档提供了差分线 AC 耦合技术的参考设计向导，将从 LVPECL （low-voltage positive-referenced emitter coupled logic 低压正电压射极耦合逻辑）、LVDS（ low-voltage differential signals 低 压 差 分 信 号 ） 、 HSTL （ high-speed transceiver logic 高速晶体管逻辑）、CML（current-mode logic 电流模式逻辑）四种差分逻辑进行介绍，并且提供了 16 中接线实例。
TI官方指导LVPECL、LVDS、HSTL、And CML接口AC耦合匹配教程
07-26
TI官方给出的高速接口设计指导教程，涵盖了LVPECL、LVDS、HSTL、And CML接口之间的AC耦合设计指导教程
XILINX 7系列FPGA电压
hee67的博客
10-17 9801
本文基于xilinx官方系列文档DS182介绍7系列FPGA的电压种类和上电时序。 7系列FPGA电压主要有VCCINT(内核电压)，VCCAUX（辅助电压），VCCRAM（RAM块电压），VCCO（IO电压）以及高速串行收发器GTX Transceiver的供电电压。 一般，VCCINT=VCCBRAM=1.0V, VCCO=VCCAUX=VCCAUX_IO=1.8V. 高速串行收发器GTX的供...
xilinx GTX 时钟详解
qq_36613247的博客
03-15 2814
GTX/GTH Transmitter包括一个TX缓冲器和一个TX相位校准电路，以解决XCLK和TXUSRCLK域之间的相位差异。所有的TX数据路径必须使用TX缓冲器或TX相位对准电路。GTX/GTH收发器的TX数据通路有两个用于PCS的内部并行时钟域：PMA并行时钟域（XCLK）和TXUSRCLK域。RX/TXPLLREFCLK：选中，RX/TXOUTCLK由参考时钟生成，否则选择合适的RX/TXOUTCLK。下面一堆选项具体配置可看图。Tx off: 选择此选项将禁用收发器的TX路径。
LVPECL CML LVDS HSCL LPHSCL电路
沙漠的甲壳虫的博客
06-07 5095
时钟电路
认识PCIe---硬件篇
weixin_43813325的博客
06-11 9946
前言 随着科技的发展，数据量需求增加，高速数据传输接口就显得越来越重要了，相较PCIe的前辈PCI的单端并行传输数据的方式，PCIe采用高速串行传输数据，采用差分信号降低共模信号干扰，采用更高的时钟并将时钟信号嵌入数据流中，而不是单独的时钟信号，这样就避免了时钟产生的时延等问题，高速串行传输代替并行是大势所趋，像高速AD/DAJESD数据接口也是一种串行传输的方式。 和PCI并行总线架构不同PCIe是点对点的连接方式，每组链接称为一个link，包含1-16条lane（x1，x2，x4，x8，x16） ，P
JESD204B与LVDS对比
iamgold9的博客
06-04 3020
JESD204B与LVDS的对比JESD204B相比于LVDS的优点JESD204B相比于LVDS的缺点JESD204B与LVDS在不同采样率下引脚对比 JESD204B相比于LVDS的优点 需要的I/O数减少、封装更小和功耗更低； 与LVDS相比JESD204B接口采用AC耦合方式，AC耦合具有以下几个优点: a) 可在链路上支持更广泛的共模电压。这可降低有关JESD204B发送器及接收器（它...
[翻译]LVDS,CML,LVPECL,VML之间接口电平转换（来自TI文档）
热门推荐
hgzty的专栏
06-22 3万+
声明：本文是对TI文档：《interfacing between LVPECL, VML, and LVDS levels》的翻译，仅供学习使用。 在平时的工作中，经常会接触到各种差分电平的转换，网上也有很多这样的资料，但发现有些混乱，所以找了TI的这份文档进行翻译，一是系统的归类一下，二是自己也能通过这个来加深理解和学习。这个文档对于各个电平的结构讲解的一般，很多是根据TI的器件来说的。但是其

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值