使用 VHDL 中的 “work” 库
VHDL的基本结构和语法
Verilog HDL 总结
verilog的语法理解,可以参考学习这些文章:
【Verilog】子模块连接相关问题(加法器及其优化)
最强Verilog例化说明
【FPGA基础】一文快速上手 Verilog 基础知识(总结版)
以上几篇解决了我的一些疑惑,推荐!
verilog语法之generate语句的基本认识
Verilog模块语法
使用 VHDL 中的 “work” 库
VHDL的基本结构和语法
Verilog HDL 总结
【Verilog】子模块连接相关问题(加法器及其优化)
最强Verilog例化说明
【FPGA基础】一文快速上手 Verilog 基础知识(总结版)
以上几篇解决了我的一些疑惑,推荐!
verilog语法之generate语句的基本认识
Verilog模块语法