原理图方式与验证

最新推荐文章于 2022-09-12 00:00:15 发布
最新推荐文章于 2022-09-12 00:00:15 发布
阅读量1.5k 收藏 3
点赞数
分类专栏： FPGA 文章标签： 计数器 译码器
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wyh135792/article/details/78419946
版权

原理图方式与验证

这里写图片描述!

这里写图片描述
这里写图片描述
这里写图片描述

实验一：4-16线译码器的实现

用两片74138（3-8译码器）实现4-16线译码器，原理图及仿真如下

这里写图片描述
在仿真时出现了许多毛刺，这是由于逻辑门的作用引起的作竞争冒险现象
这里写图片描述

实验二：12进制计数器

用74161实现12进制计数器，原理图及仿真如下所示：

这里写图片描述
[每计够12个脉冲就产生一个高电平信号，表示计够12个数]
这里写图片描述

实验三：20进制计数器

用74161实现20进制计数器，原理图及仿真如下：

这里写图片描述
每计够20个脉冲产生一个高电平信号
这里写图片描述

wyh135792
关注
专栏目录
Multisim14.0仿真（五十七）基于74LS161的12进制计数器应用设计
corlin6688的博客
06-03 541
一、仿真原理图：
FPGA电路逻辑的原理图方式设计与验证
weixin_44560797的博客
10-18 1073
实验1：拼接 4-16译码器 实验要求 用2片3-8 译码器拼接成4-16 译码器 仿真验证电路的正确性 注意观察输出信号的毛刺（竞争冒险） 设计思路 因为有四个输入端，则采用两个74LS138，将第一片的前三个作为三个输入A、B、C，第四个输入D的非接第一片的G1端，本身接入第二片的G1，当D为0时则通第一片，当它为1时，通第二片，这样就可以实现4-16译码的功能了。 实验步骤 1.打开Qu...
初识FPGA：用FPGA进行简单74138、74161电路设计
SBDYONE的博客
10-26 5699
一、用2片3-8 译码器拼接成4-16 译码器 1、3-8译码器功能表        2、实现原理图   采用两个3-8译码器上片为高八位，下片低八位。输入为INA、INB、INC、IND（由低到高位），EN=0。IND=0时,下片工作；IND=1时,上片工作； 3、仿真波形图 通过上述的仿真波形可以看到， 该流程中的仿真， 可以看到组合逻辑延迟造成的竞争与冒险。 二、用...
74161计数器设计十二和二十进制计数器
热门推荐
coky_ms的博客
10-28 5万+
首先了解74161计数器，电路结构图如下： 四位同步二进制计数器74161的功能表为： ABCD作为输入端，QA,QB,QC,QD作为输出端。 下面是12进制的计数器的设计，相对于74161来说，只需要一位电路结构就可以了，然后是12进制的决定，输入为0000，待输出为1011时，置零即可。下图为12进制的电路图的设计： 然后就是仿真即可，不具体说了。 下面看的是20进制计数器。因为一位74...
74161功能表_计数器74ls161工作原理（分频电路、真值表、逻辑功能）
weixin_42518874的博客
12-29 4万+
74LS161为二进制同步计数器，具有同步预置数、异步清零以及保持等功能。1、74LS161引脚图2、74LS161真值表及功能注：QCC=CTr·Q0·Q1·Q2·Q3从功能表的第一行可知，当CR＝0(输入低电平)，则不管其他输入端(包括CP端)状态如何，四个数据输出端QA、QB、QC、QD全部清零。由于这一清零操作不需要时钟脉冲CP配合(即不管CP是什么状态都行)，所以CR为异步清零端，且低电...
用74161实现12进制与20进制
74138
03-28 2万+
今天天气很不好，想起了我家那里，高三下午自习，有次外面突然开始刮气起大风，然后我就看着天空一点一点变黄，满天的沙尘，我们那里叫沙城可能就是由此而来的 吧，不过现在治理的沙尘暴已经近乎绝迹了，欢迎大家到我的家乡做客。我家那里的红酒还是不错的。还可以泡温泉。开始正题。用74161实现不同的进制。首先看下74161，ABCD称作数据段，对于初学者总是认为输入端（我就是），这个是给定的数值，比如1100，...
单片机与DSP中的如何用FPGA实现原型板原理图的验证
12-04
有些公司提供的快速原型生成平台具有许多调试功能，但这些平台的价格非常高，因此最流行的做法是根据DUT和具体应用设计复合FPGA板，验证这些板的原理图通常是很麻烦的，本文提出一种利用FPGA实现原型板原理图验证的...
jlink v9.5原理图，验证可用
08-13
验证可用的jlink V9.5原理图，本人亲测，完全没问题。
利用FPGA实现原型板原理图的验证
12-04
总的来说，利用FPGA进行原型板原理图验证是一种高效且成本效益高的策略。通过将原理图转换为Verilog网表，并结合现有的验证环境和BFM，设计师可以更早地发现和修复设计缺陷，提高首次流片的成功率，同时降低开发成本...
quartus仿真31：74161的级联
Never Give Up
10-21 9406
74LS161是模16（四位二进制）同步集成计数器，异步清零 一张功能表时刻准备查询 异步级联方法：将前一计数器的输出作为后一级计数器的时钟信号 两片161所需要的时钟不同称为异步 前一级计数器的进位输出 触发器输出的高位 为何需要加反相器——74161时钟上升沿触发 ，进位输出一个高电平，采用由低变高的边沿输出到时钟不稳定。加了一个反相器相当于下降沿触发，等电平经过一段时间稳定后触发时钟。还有一个原因是用上升沿触发将导致下一级161提前一个时钟周期计数，下降沿触发时等15完全输出后再计数。 .
同步十二进制加法计数器.zip
11-13
本电路实现了同步十二进制加法计数器的功能. 该电路的设计是为了给电子钟模型电路提供技术支持, 初学同步时序逻辑电路的朋友应仔细推敲该例的设计, 以更快地掌握同步时序逻辑电路地设计方法.
十二进制计数器，Multisim10仿真
01-15
十二进制计数器，Multisim10仿真
十二进制计数器
06-23
十二进制计数器，利用数字逻辑完成。使用240C608芯片。
模为100计数器 protues仿真 74161
09-27
protues下的74161仿真，模为一百供大家学习与参考
74161
74138
03-24 2万+
第二篇，74161计数器。2018.3.24  今天天气不错。。。和74138步骤完全一样，只不过换了一个。如图上网找了关于74161的引脚设置，如图：由于没有学习过计数器，对其中的只是不特别了解。接下来就是仿真，和74138的步骤完全一样。仿真结果如图所示。...
Verilog——74LVC161计数器
qq_45275571的博客
06-07 1万+
Verilog——74LVC161计数器设计思路代码实现设计模块测试模块仿真结果 设计思路 根据功能表进行行为级建模，如下： 代码实现 设计模块 //filename:_74LVC161.v module _74LVC161( input CR,PE,CEP,CET,CP, input [3:0] D, output reg [3:0] Q, output reg TC); /* 参数说明： 输入： CR位置零输入端,PE为预置,CEP,CET为控制信号,CP为时钟信号，D为预置信号 输出： Q为输
FPGA作业1：利用74161设计12进制计数器
weixin_40376722的博客
10-18 1万+
1.首先，建立工程，新建BDF文件，在BDF文件中画出电路图，如图所示： 2.由于输入输出数目较少，PIN管脚设置采用手动输入的方法，设置后如图所示： 然后点击start compilcation进行编译，得到如下结果： 3.最后，进行仿真设计，先新建一个VWF文件，再将node finder中的关键引脚拖至仿真区，设置好仿真时间以及输入信号，如图所示： 点击start siml
利用74LS161计数器芯片分别实现模12，模20的计数器，并在QuartusⅡ上进行仿真
weixin_43478836的博客
10-24 3万+
一.74LS161芯片基本功能介绍 74LS161就是一 List item 颗用来实现带置位功能的4比特16进制计数芯片。下图是74161芯片的相关信息。 下图是74161芯片的内部结构图，从图中可以看到，161芯片内部主要包括一个4比特计数器和一个并行置数电路， 另外还有2个逻辑门用于工作使能和进位控制。 74161芯片内部结构 （图片来源：德州仪器 ） 74161芯片的工作逻辑真值表...
实验四 计数器
简单点的博客
09-12 7756
继续深入的掌握FPGA开发的流程，为最后的数字系统设计打好基础，计数器是硬件系统一个非常重要的部件，要了解并掌握其工作原理。
硬件原理图设计规范与流程
在电子硬件设计领域，原理图设计是一切工作的起点，它为PCB布局布线、功能验证、生产制造以及客户服务提供了理论基础。一个规范、清晰、准确且易读的原理图对于设计出高质量的产品至关重要。这份“原理图设计规范”...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值