Modelsim的脚本仿真流程

modelsim的脚本仿真流程

关于脚本化仿真

当我们学习FPGA开发流程时， 最先接触的仿真流程是使用电路编译工具自带的波形仿真器。 这种方法的好处是简单直观， 容易快速上手。 但是对于复杂的电路， 会有更多的仿真需求， 比如能够设定复杂时序格式的激励数据， 或者 需要能够进行数据的自动对比分析，以及把仿真结果数据导出到文件系统使用其他的工具分析。对于上述的复杂情况， 需要使用专门的HDL仿真器，比如 Cadence 的 Verilog-XL， Synopsys 的 VCS，以及 Mentor 的 ModelSim。
以ModelSim为例， 该工具可以支持GUI图形界面的操作， 建立仿真工程， 运行仿真， 这对于 初学者上手使用非常有利。 但是当熟悉了GUI流程之后， 我们仍需要了解基于脚本的ModelSim仿真流程， 这是因为ModelSim工具的脚本化流程：
•可以更好的支持相对路径
•能够更加精细的控制每一个项目文件的编译选项
•所有的工程信息均以文本化的形式保存， 便于复制给其他的新建项目重用

目录和代码文件

•目录 ./hdlsrc ，HDL源代码
■文件 ./hdlsrc/dut.v ，测试平台代码，生成激励信号，例化待测模块
■文件 ./hdlsrc/testbench.v ， 待测模块，内部逻辑为加法器
•目录 ./modelsim ， ModelSim工程目录
■文件 ./modelsim/build.do ，HDL代码编译脚本
■文件 ./modelsim/compile.f ࿰