stm32f4架构总结

转载自一位兄弟，感觉真不错

一、Cortex-M4的架构
Cortex-M4采用ARMv7-ME架构，主要特点有：

32位处理器，哈佛结构，三级流水线
Thumb-2指令集，扩展的DSP指令和SIMD指令，单周期MAC
可选的单精度FPU，可选的MPU,可选的Debug$trace接口
可配置的NVIC，可配置的WIC（wakeup interrupt controller）
3套AHB-Lite总线接口
低功耗，高性能
与Cortex-M3内核兼容…
二、Cortex-M4流水线
Cortex-M4使用一个三级流水线，分别是取指、译码和执行

读取PC会返回当前指令地址+4，以兼容Thumb代码。 不管是执行16位指令还是32位指令， 其偏移量总是4，这保证了Thumb和Thumb-2指令之间的一致性。

内核的预取单元中有一个指令缓冲区，它允许后续的指令在执行前先在里面排队，也能在执行未对齐的32位指令时，避免流水线“断流”。

缓冲区并不会在流水线中添加额外的级数，因此不会恶化跳转导致的性能下降（ penalty）

三、Cortex-M4的总线接口（简单了解）
Cortex-M4的3套总线
I-Code总线（读取指令）
D-Code总线（访问数据）
系统总线

四、Cortex-M4的相关寄存器组

1、通用寄存器组
R0‐R12 是通用寄存器， 但是绝大多数的 16 位指令只能使用 R0‐R7（低组寄存器），而 32 位的