可编程逻辑门阵列FPGA
FPGA基础知识,代码
nwsuaf_huasir
“奥雷里亚诺,马孔多在下雨”,“别犯傻了,赫里内勒多,八月下雨很正常。”
展开
-
ADS42LB69+ZYNQ zcu102调试记录
近期采用ZYNQ开发板zcu102,结合FMC的AD板卡做数据采集,AD采样频率250MHz,AD芯片是ADS42LB69,是一个双通道的高速AD,今天终于调通了一路,记录于此首先最最重要的是时钟线的引脚分配,我之前就是被这个问题折磨的不行set_property PACKAGE_PIN N9 [get_ports adc_1_dclk_p_in] #ad的输出时钟,差分时钟250MHzset_property IOSTANDARD DIFF_HSTL_I_18 [get_ports ad原创 2021-10-09 11:22:28 · 3200 阅读 · 1 评论 -
zcu102开发-vivado-在线逻辑分析仪的使用
首先要明白的一点是,在线逻辑分析仪属于一种硬核,集成在FPGA芯片中。传统的FPGA板级调试是由外接的逻辑分析仪连接到FPGA的控制管脚上,然后将内部信号引至引脚IO上,进行板级调试。逻辑分析仪的价格非常昂贵,并且要测试几十个引脚的适合,选择使用外接的逻辑分析仪就比较繁琐了。而在线逻辑分析仪位于FPGA中,通过一个或多个探针来采集我们所希望观察到的信号,通过片内的JTAG硬件组件,来将捕获到的数据传送给下载器,进而上传到vivado的IDE给用户查看结果。下面以一个LED闪烁的程序来说明问题/原创 2021-10-01 18:01:12 · 2688 阅读 · 0 评论 -
ZCU102开发板的时钟系统
zcu102开发板采用时钟芯片SI5341B来产生10路独立的时钟信号,分别给PS和PL部分用我参考的手册是ug1182,电路图如下:可以看到这是个任意时钟发生器,可以看到它左侧接的是49MHz的晶振,以下是时钟引脚:PL部分可以使用125MHz的和75.25MHz的差分时钟信号。使用该时钟的时候,需要注意的是,它是一个差分时钟,因此需要进行转化。此时,需要用到一些原语:1. IBUFG 即输入全局缓冲,是与专用全局时钟输入管脚相连接的首级全局缓冲。所有从全局时钟管脚输入的信..原创 2021-10-01 15:58:46 · 3230 阅读 · 5 评论 -
ZYNQ开发板-ZCU102-LED闪烁
为了点亮及闪烁ZYNQ开发板上的两个LED,废掉了国庆节第一天的整个上午。开发板为ZCU102,初次使用,搞不清楚FPGA部分的时钟,查资料暂且就用一下125M的吧开始写代码一想,这是差分时钟,是不是得做点啥,差分转单端:IBUFGDS i_ibufgds_adc_0 (.I (adc_0_dclk_p_in), .IB (adc_0_dclk_n_in), .O (sys_clk) //单端信号时钟);1秒闪一次吧,好算:assign le.原创 2021-10-01 10:51:34 · 1150 阅读 · 0 评论 -
Quartua II软件使用技巧
1、FPGA工程开发工程修改芯片型号新建工程时可以选择芯片型号,如果在后期发现选错了,可以直接双击下图左上角的芯片型号,弹出来器件选择窗口,即可重新选择。2、quartus II编译报错:Error: Current license file does not support the XXX device这种情况是因为软件没有正确的破戒,破戒方法自行百度。...原创 2021-06-28 15:49:22 · 4292 阅读 · 0 评论 -
FPGA与CPLD的区别
1、名称上的区别:FPGA(Filed Programmable Gate Array,现场可编程门阵列)CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件)相同点就是“Programmable”,即都可以像单片机一样编程(这里的编程本质与单片机不同,只是方便理解)。2、出现的时代CPLD诞生于20世纪80年代,由PLD进化而来。FPGA,第一款产品XC2064由Xilinx在1985年推出。时间上而言,FPGA略晚一点,大概可以理解原创 2021-06-26 13:29:53 · 1062 阅读 · 0 评论 -
FPGA实验-Verilog语言-独立按键延时消抖
最近在学习FPGA,用的别人的一块Altera的Cyclone IV的板子,要学的东西太多了,偶尔写篇博客督促自己。这个程序是独立按键的延时消抖,每次按键按下,使板载的4颗LED状态发生反转,原理很简单。//******************************************//独立按键,延时消抖,控制LED点亮与熄灭//Author : HuaSir//Date : 30,October,2020//***********************************.原创 2020-10-30 21:07:28 · 1183 阅读 · 1 评论 -
Quartus II软件安装过程中的can't find Quartus II subscription Editon device file(.qdz)
上一篇文章说道,安装玩Quartus软件之后,还需要安装器件库就是一个.qdz文件。我想很多初学者跟我一样,不知道去哪下载,下载那个文件。在折腾了几个小时之后,我终于弄好了,下面我把解决的办法写下来供大家参考。1、首先要知道自己安装Quartus II是哪个版本Quatus有13.1,14,15等等,而且每个版本还有相应的补丁版,比如SPI-quartus II 13.1。同样的13.原创 2017-12-30 15:57:53 · 24505 阅读 · 6 评论 -
quartusII 13.0软件安装过程中的'no device installed'问题
遇到这种问题,是因为没有安装器件库,就像用keil建立c51的工程,你需要选择用什么型号的单片机,如果没有这个库文件,你就没办法选择勇士芯片。在altera官网的下载中心,找到你所需要的器件库即可https://www.altera.com/downloads/download-center.html然后,将下载下来的.qdz文件放到一个英文路径下然后打开Quartus ii原创 2017-12-30 15:36:21 · 40943 阅读 · 5 评论 -
FPGA基本语法及重点
1、模块定义模块定义跟C语言的函数很相似。模块必须使用“module”关键字,他也没有返回值。模块没有beginmodule,只有endmodule2、阻塞赋值与非阻塞赋值a=b就是阻塞赋值,需要一步一步来,先有a再有b,它会阻塞别的语句。a3、如何给一个端口赋值?Verilog中有两种数字生命:指明位数的数字和不指明位数的数字指明位数的数字表示形式:’原创 2017-12-18 21:02:37 · 4934 阅读 · 0 评论