电源去耦

2019.7.6 电源去耦

设计原因：
在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转变为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。配置去偶电容可以抑制因负载变化而产生的噪声，是印制电路板的可靠性设计的一种常规做法。

配置规则：

• 电源输入端跨接一个10~100uf 的电解电容，如果印制电路板位置允许，采用100uf以上的电解电容抗干扰效果会更好。用来过滤板子产生的低频噪声，如60Hz线路频率。
• 为每个集成电路芯片配置一个 0.01uf 的陶瓷电容器。如遇到印制电路板空间小装不下时，可每4~ 10个芯片配置一个1~10uf的钽电解电容，这种电容高频阻抗特别小，在500K ~ 20MHz范围内阻抗小于1欧姆，且漏电流很小（0.5uA以下）。最好不要用电解电容，其结构让其在高频时表现为电感。选取计算：C= 1 / f ，即10MHz取0.1uF。
  ····· 每个集成电路+芯片的每个电源和地 之间一个去偶电容（原因：由于大部分能量交换主要集中于器件的VCC和GND，而这些引脚又是独立直接和地平面相连接的，这样，电压的波动其实主要来源于电流分配不合理，但电流分配不合理主要是由大量过孔和隔离带造成的。为减小集成电路芯片上的电压瞬时过冲，应为集成电路芯片添加去偶电容，可有效去除电源毛刺。当去偶电容直接连接在集成电路管脚时平滑毛刺效果最好——这也是为什么有一些器件插座上带有去偶电容，而有的器件要求去偶电容距器件的距离要足够小），每个电解电容边上都要添加一个小的高频旁路电容。·陶瓷片电容或多层陶瓷电容的高频特性较好，数字电路中典型值为0.1uF（5nH分布电感，共振频率大约7MHz左右，**也就是说？（）**对10MHz以下噪声有较好去耦作用，对40MHz以上噪声基本无作用）
• 对于抗噪声能力弱，关断时电流变化大旳器件和ROM、RAM等存储型器件，应在芯片VCC和GND间直接接入去偶电容。
• 去偶电容引线不能过长，特别是高频旁路电容不能带引线（自解：防止电感效应）。
• RC串联消除接触器、继电器、按钮操作时的火花，R：1 ~ 2K； C： 2.2 ~ 47uF。
• CMOS
• 高频、中频、低频去偶电容选择。高频电容计算：
• 大容量钽电容做电路储能时应注意：
  https://wenku.baidu.com/view/d57dac26dd36a32d737581cc.html