AXI总线入门

1. 介绍【只要涉及到芯片内部交换都是涉及到AXI协议】
   ZYNQ=FPGA+ARM 两者间的数据传输
   AXI（Advanced extensible Interface）高级外设总线协议，协议是一种通用总线协议，AXI协议是ARM AMBA（Advanced Microcontroller Bus Architecture）高级微控制器总线架构协议的一部分。
   

   是1996年首次引入的一组微控制器总线；开放的片内互联的总线标准，能在多主机设计中实现多个控制器和外围设备之间的连接和管理。

2. AXI分类

   1. AXI4-Full:用于高性能的存储器映射需求;(存储器映射:主机在对从机进行读写操作时，指定一个目标地址，这个地址对应系统存储空间的地址，表示对该空间进行读写操作)memory map（需要指定地址）
   2. AXI-Lite ：简化版的AXI4接口，用于低吞吐率存储器映射的通信。memory map也是地址映射。（需要指定地址）
   3. AXI-Steam（ST）：高数数据流接口。视频流数据（不属于地址映射）
      
      总线组成部分

3. AXI工作方式

每个通道的信号展示：都会有一对有效信号：有效信号+准备信号。
1.、AXI4：由于读写地址通道是分离的，所以支持双向同时传输;突发长度最大256。
2.、AXI4-Lite：和AXT4比较类似，但是不支持突发传输。
3、AXI4-Stream：只有一个单一数据通道，和AXI4 的写数据通道比较类似突发长度不受限制。

4. vivado自带的AXI协议的IP

5. 通道介绍【AMBA官方守则】
每一个独立的通道都包含一组信息信号、VALID信号和READY信号，
用于提供双向的握手机制。

信息源端使用VALID信号表示当前通道地址、数据和控制信息什么时候有效,

目的端使用READY信号表示什么时候可以接收信息。

读数据通道和写数据通道都包含一个LAST信号，用于表示传输的最后一个数据。各自包含了自己的地址通道，地址通道携带了请求所需的地址和信息。
读数据通道包含 了读数据读相应的信息，读相应信号检测操作是否完成。
写数据通道：主机发给从机，包含了写数据，然后通过WSTRB信号表示当前数据的。

6. 接口信号
   全局信号：对每个通道都作用。5个通道的接口信号不同，看AMBA总线协议守则
   
   读写通道两边同时有效才能正常通信。
7. ZYNQ与AXI
   GP接口
   HP接口