quartus仿真4：74194构建环型计数器

最新推荐文章于 2023-09-21 10:52:54 发布
最新推荐文章于 2023-09-21 10:52:54 发布
阅读量1.4w 收藏 41
点赞数 3
分类专栏： 数电
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xiong_xin/article/details/108900912
版权
本文介绍移位寄存器的功能及其在数字系统中的应用，包括数据接收、保存与传送等操作。特别关注74194这款4位移位寄存器，并讨论如何使用它构建环型模4计数器。文章还探讨了电路受干扰后的自校正问题及其实现方法。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

  • 寄存器是数字系统中用来存放数据或运算结果的一种常用逻辑器件

    • 接收数据、保存数据和传送数据
    • 左、右移位
    • 串、并输入
    • 串、并输出
    • 预置、清零

  • 74194是通用4位移位寄存器，S0和S1控制四选一的多路复用器，异步清零
    在这里插入图片描述

  • 上面功能表疑似有问题
    在这里插入图片描述

  • 欢迎探讨
    在这里插入图片描述

  • 移位寄存器构建环型模4计数器，数据表来自德州仪器
    在这里插入图片描述

  • 问题：电路受到干扰后无法进行自校正
    在这里插入图片描述

  • 鼠标选中波形上的一段设为1便可实现单脉冲的设置，仿真波形如图所示
    在这里插入图片描述

以上分析出现重大问题，反复核对，我发现我把输出管脚标反了

在这里插入图片描述

  • 修改后与PPT内数的显示顺序保持一致
    在这里插入图片描述

  • 自校正版本，中间连线出现一个问题，连线错误导致仿真结果出错
    在这里插入图片描述

  • 单个0循环的自校正
    在这里插入图片描述

试用74LS194加必要的门电路实现4位环形计数器(要求能自启动, 电路越简单越好). 要求它的有效循环状态Q0Q1Q2Q3为 1000->0100->0010->0001->1000
weixin_42048463的博客
12-18 2万+
要实现右移的功能, 就要将74LS194的右移串行输入SR连接到QD(四位输出的最高位). 由于题目要求电路能够自启动, 这里我规定12个无效状态的次态均为1000(Q0Q1Q2Q3). 当状态为1000、0100、0010、0001时, 对应芯片功能为"右移"; 当状态为其它12个无效状态时, 对应芯片功能为"根据DCBA引脚置数". 由此处的分析, 绘制出下...
用Quartus仿真计数器模块：
EyreG97的博客
05-11 1万+
一：部分主体操作步骤：（省略顶层BDF文件及virlog文件过程及生成元件）1.观察计数器内部原理：2.创建vwf文件，添加node finder并仿真，观察波形和毛刺。3.使用signal tap 文件进行验证。二.0—9计数器中重点问题理解：（1）在①②，③④之间出现毛刺，因为OUT是几个子状态out[0][1][2][3]分别情况的组合，在输入端存在竞争，在输出端出现毛刺，即“冒险”。（2）...
用集成移位寄存器74194设计一个模4的环形计数器电路
Student_JunXing的博客
04-14 2万+
用集成移位寄存器74194设计一个模4的环形计数器电路
quartus仿真5：74194构建模8扭环形计数器
Never Give Up
10-02 1万+
利用quartus仿真时还有一个好处，思考的同时可以避免睡觉。上数电课时老师拿着激光笔在PPT上的波形图指来指去，一下就睡着了。下午三节数电课，通常可以说睡两节半课。 环型计数器只有四个有效状态，其他12个状态均为无效状态，如何提高移位寄存器构建的有效状态数。将反馈QA改为QA’，扭一下，列出计数顺序表 修改反馈方程实现自校正功能，修改反馈方程，检验了组合逻辑里化简表达式的知识 预置法强制进入有效循环，仿真无法进行因为无法修改输出值而模拟出现意外状况的情况 ...
quartus仿真7：74194构建序列发生器
Never Give Up
10-03 7262
这篇文章写得时间比较久，主要是左移右移太烦了，还有数据输出的顺序，状态转化的验证和化简都花了不少时间。194输出端口如何和选择器控制端相连搞晕了 产生1100 0100 1110序列 计数器74163模12（反馈清零）+逻辑关系74153 移位寄存器74194构成模12计数器，设置反馈方程LIN，预置控制关系S0和输出关系F 最大长度序列发生器，12个不一样的状态，左移位LIN移到QD。注意从下往上输出，同一个序列，不同相位。 验证第一种设计不具有自校正能力 修改后设计.
quartus仿真12：74194典型应用（全0检测电路等）
Never Give Up
10-07 5970
移位寄存器74194只有左右方向，没有高低位 如图上顺序，右移往右边移动Q0Q1Q2上的数到Q1Q2Q3，SR到Q0，同时S1S0=01，查看功能表可知 第二种增加计数功能，但无法解决0000自循环的问题，S1还得输入脉冲实现置数功能 经典自校正环形计数器同时也为全0检测电路，观察主循环前三位为0时改移入1打破0循环 环型计数器又称脉冲分配器 N位移位寄存器构成的环形计数器最大模值Mmax=N Q3拉回SR过程取反实现扭环形计数器 无法解决自校正问题，置数脉冲输入信号..
74194/74LS194 四位移位寄存器
qq_42578970的博客
06-13 3万+
逻辑符号功能表RD置零端，Dir为右移串行输入端，Dil为左移串行输入端。 例：右移串行输入端接的值为1，且寄存器正在右移时（即S1为0，S0为1），Dir值会赋给Q0，Q0给Q1，Q1给Q2，一直到Q3，丢失Q3数据。左移相反。 并行输入即相应的Q值输出对应的D值，例如D3D2D1D0为1010，则Q3Q2Q1Q0输出1010 置零是异步，其他操作为同步 ...
quartus18.0编译仿真的十进制计数器
03-31
在本教程中，我们将使用Altera公司的Quartus 18.0软件来设计和仿真一个十进制计数器。 **Quartus 18.0**是Altera（现已被Intel收购）开发的一款强大的FPGA设计工具，它提供了从设计输入、综合、适配、编程到仿真等...
可编程硬件描述语言VHDL Quartus 带允许端的十二进制计数器设计报告.pdf
08-20
1. **波形分析**：通过软件工具如ModelSim或Altera Quartus自带的ModelSim SE进行仿真，可以观察各信号的波形，验证计数器是否按照预期工作。这包括检查EN、CLR、CLK和输出信号的正确性。 2. **注意事项**：在仿真时...
Quartus ii与verilog实现8位计数器，Modelsim仿真工程
06-15
本项目将探讨如何使用EDA工具Quartus II 13.0与硬件描述语言Verilog来设计一个8位计数器，并通过ModelSim进行仿真验证。下面，我们将详细阐述每个环节的关键知识点。 首先，我们要了解**Verilog**，这是一种广泛...
环形计数器、扭环计数器（内含文档及verilog HDL代码）
05-19
移位型计数器包括环形计数器以及扭环计数器，原理差不多，几乎相同，但又各自有各自的精彩之处。本资源包括二者的Verilog HDL设计代码以及文档分析。
移位寄存器逻辑功能和扭环计数器原理
06-14
掌握中规模集成移位寄存器74LS194的逻辑功能及测试方法。 用74LS194设计任意模值的扭环计数器的方法
Quartus ii与verilog实现8位计数器，Modelsim仿真
04-05
本项目通过使用Altera公司的集成开发环境Quartus II 13.0和硬件描述语言Verilog，实现了8位计数器，并在ModelSim仿真环境中进行了验证。以下是对这个项目的详细解释： 首先，我们要理解Verilog。Verilog是一种广泛...
基于VIVADO的计数器设计与仿真
weixin_63058503的博客
07-08 1870
查看资源利用率报告看出两者使用的D触发器都是FDRE，即带使能功能的同步清除D触发器，相比与FDR多了一个使能接口，当同步复位接口为高电平时覆盖所有其他输出，时钟的上升沿触发寄存器复位（置0）；向下计数的计数器和向上计数的基本一致，减去一个数只需要加上这个数的补码即可，即加上1111，计数器的停止和开始操作只需设置一个信号，当信号有效时Q保持即停止计数状态，无效时即2开始计数状态，rst_n即可作为清零端，置位只需要设置一个信号当其有效时将Q置为1111。有效时，时钟信号上升沿来到时计数器被置为。
IC/FPGA校招笔试题分析（四）再看Moore状态机实现序列检测器
Reborn Lee
08-05 5134
参加了几次笔试，发现序列检测器是常考的内容，而之前认为序列检测器真的很简单，但是这次X疆的笔试题做完之后，我怀疑自己了。 画状态转移图的时候，我开始犹豫了，我怕我会没考虑全，甚至有点晕。 人家又问： 针对这个具体设计如何衡量验证的完备性？ 这是什么鬼？ 题目： 用Moore型状态机实现序列“1101”从右到左的不重叠检测。 1、请画出状态转移图，其中状态用S1,S2,...来标识。 ...
用74194设计一个00011101序列信号发生器
Washington89757的博客
05-19 1万+
本电路总体的设计方法，可以参照教材，“照葫芦画瓢”，可以说并不算太难。但是在模拟软件上连接电路时，出现了诸多问题，导致花费了大量时间和精力。第一，两个元件在连接过程中，看起来是接在一起了，实际上是断开的，如下图所示。这启示我们，尽量不要直接将两个元件相连，最好是分隔一定距离，再用导线连接，如下图。第二，电路运行结果与预期不符，且从电路设计中找不出问题时，要学会从电路的每一个部分去排查错误，可运用探针等工具来输出中间结果， 如下图黑色框内的探针。
quartus仿真6：74194构建线性反馈移位寄存器计数器LFSR
Never Give Up
10-03 2855
扭环形计数器具有8个有效状态，仍然有8个无效状态。进一步提高移位寄存器构建的计数器的有效状态数，可采用线性反馈移位寄存器计数器（Linear Feedback Shift-Register Counters LFSR）。 验证波形如下图所示 解决不能自校正的问题 ...
实验四 用集成移位寄存器实现序列检测器
最新发布
智珂的博客
09-21 3860
用移位寄存器和与非门设计一个 1101 序列检测器。电路连续不停地工作，对 串行输入的序列进行检测，当连续检测 4 个码元符合检测码 1101 时，检测器输出 为 1，指示灯亮，其他情况下输出为 0，指示灯灭。
quartus仿真24：数据选择器MUX四选一74153八选一74151
热门推荐
Never Give Up
10-17 4万+
数据选择器又称多路选择器（Multiplexer，MUX）常见数据选择器有2选1、4选1和8选1数据选择器。数据选择器功能可类比于一个单刀多掷的开关。 2选1选择器是在A的控制下从D1D0选择一路送到Y。A=0时将D0上的数值送给Y，A=1时将D1上的数值送给Y。 用8选1的MUX实现逻辑函数 8选1MUX的型号为74151，对将函数写成最小项形式并分配系数m0和m6接低其余接高。 8选1实现两个输入变量的函数 逻辑变量数大于地址位数 数据选择器进行扩展，用4选1MUX实现8选1MUX.
QuartusII教程：VHDL编程与计数器设计
"QuartusII基本使用方法.pdf - 一学就会的VHDL语言编程软件教程，适合初学者，包含QuartusII的设计流程、计数器的VHDL设计等内容，涵盖创建工程、编译设置、仿真、引脚锁定和下载等步骤。" Quartus II是一款由...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值