quartus仿真4：74194构建环型计数器

最新推荐文章于 2023-05-19 12:27:50 发布
最新推荐文章于 2023-05-19 12:27:50 发布
阅读量1.2w 收藏 31
点赞数 1
分类专栏： 数电
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xiong_xin/article/details/108900912
版权

  • 寄存器是数字系统中用来存放数据或运算结果的一种常用逻辑器件

    • 接收数据、保存数据和传送数据
    • 左、右移位
    • 串、并输入
    • 串、并输出
    • 预置、清零

  • 74194是通用4位移位寄存器，S0和S1控制四选一的多路复用器，异步清零
    在这里插入图片描述

  • 上面功能表疑似有问题
    在这里插入图片描述

  • 欢迎探讨
    在这里插入图片描述

  • 移位寄存器构建环型模4计数器，数据表来自德州仪器
    在这里插入图片描述

  • 问题：电路受到干扰后无法进行自校正
    在这里插入图片描述

  • 鼠标选中波形上的一段设为1便可实现单脉冲的设置，仿真波形如图所示
    在这里插入图片描述

以上分析出现重大问题，反复核对，我发现我把输出管脚标反了

在这里插入图片描述

  • 修改后与PPT内数的显示顺序保持一致
    在这里插入图片描述

  • 自校正版本，中间连线出现一个问题，连线错误导致仿真结果出错
    在这里插入图片描述

  • 单个0循环的自校正
    在这里插入图片描述

只是有点小怂
关注
  • 1
    点赞
  • 踩
  • 31
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
quartus仿真实现74ls161芯片制作的计数器
02-04
使用74ls161芯片为核心制作的计数器。 61 的清除端是异步的。当清除端 CLEAR 为低电平时，不管时钟 端 CLOCK 状态如何，即可完成清除功能。 161 的预置是同步的。当置入控制器 LOAD 为低电平时，在 CLOCK 上升沿作用下，输出端 QA－QD 与数据输入端 A－D 相一致。对于 54/74161，当 CLOCK 由低至高跳变或跳变前，如果计数控制端 ENP、 ENT 为高电平，则 LOAD 应避免由低至高电平的跳变，而 54/74LS161 无此种限制。 161的计数是同步的，靠CLOCK同时加在四个触发器上而实现的。 当 ENP、ENT 均为高电平时，在 CLOCK 上升沿作用下 QA－QD 同时变 化，从而消除了异步计数器中出现的计数尖峰。对于 54/74161，只 有当 CLOCk 为高电平时，ENP、ENT 才允许由高至低电平的跳变，而 54/74LS161 的 ENP、ENT 跳变与 CLOCK 无关。
移位寄存器逻辑功能和扭环计数器原理
06-14
掌握中规模集成移位寄存器74LS194的逻辑功能及测试方法。 用74LS194设计任意模值的扭环计数器的方法
quartus18.0编译仿真的十进制计数器
03-31
利用quartus18.0软件编译仿真的十进制计数器，含测试文件，供学习电子设计自动化（eda）的新人参考
用集成移位寄存器74194设计一个模4的环形计数器电路
Student_JunXing的博客
04-14 1万+
用集成移位寄存器74194设计一个模4的环形计数器电路
寄存器与移位寄存器（数字电路）
kht123kht的博客
06-12 1万+
寄存器的功能： 暂时存放计算机的数据或者指令。 基本构成： D触发器 0 时钟上升沿 0 1 1 时钟上升沿 1 0 × 0 ...
74194/74LS194 四位移位寄存器
qq_42578970的博客
06-13 2万+
逻辑符号功能表RD置零端，Dir为右移串行输入端，Dil为左移串行输入端。 例：右移串行输入端接的值为1，且寄存器正在右移时（即S1为0，S0为1），Dir值会赋给Q0，Q0给Q1，Q1给Q2，一直到Q3，丢失Q3数据。左移相反。 并行输入即相应的Q值输出对应的D值，例如D3D2D1D0为1010，则Q3Q2Q1Q0输出1010 置零是异步，其他操作为同步 ...
用74194设计一个00011101序列信号发生器
Washington89757的博客
05-19 4633
本电路总体的设计方法，可以参照教材，“照葫芦画瓢”，可以说并不算太难。但是在模拟软件上连接电路时，出现了诸多问题，导致花费了大量时间和精力。第一，两个元件在连接过程中，看起来是接在一起了，实际上是断开的，如下图所示。这启示我们，尽量不要直接将两个元件相连，最好是分隔一定距离，再用导线连接，如下图。第二，电路运行结果与预期不符，且从电路设计中找不出问题时，要学会从电路的每一个部分去排查错误，可运用探针等工具来输出中间结果， 如下图黑色框内的探针。
实验六、移位寄存器逻辑功能和设计
weixin_48592055的博客
04-01 2万+
数字电路基础实验报告：实验六、移位寄存器逻辑功能和设计
quartus仿真12：74194典型应用（全0检测电路等）
Never Give Up
10-07 4196
移位寄存器74194只有左右方向，没有高低位 如图上顺序，右移往右边移动Q0Q1Q2上的数到Q1Q2Q3，SR到Q0，同时S1S0=01，查看功能表可知 第二种增加计数功能，但无法解决0000自循环的问题，S1还得输入脉冲实现置数功能 经典自校正环形计数器同时也为全0检测电路，观察主循环前三位为0时改移入1打破0循环 环型计数器又称脉冲分配器 N位移位寄存器构成的环形计数器最大模值Mmax=N Q3拉回SR过程取反实现扭环形计数器 无法解决自校正问题，置数脉冲输入信号..
quartus仿真5：74194构建模8扭环形计数器
Never Give Up
10-02 9437
利用quartus仿真时还有一个好处，思考的同时可以避免睡觉。上数电课时老师拿着激光笔在PPT上的波形图指来指去，一下就睡着了。下午三节数电课，通常可以说睡两节半课。 环型计数器只有四个有效状态，其他12个状态均为无效状态，如何提高移位寄存器构建的有效状态数。将反馈QA改为QA’，扭一下，列出计数顺序表 修改反馈方程实现自校正功能，修改反馈方程，检验了组合逻辑里化简表达式的知识 预置法强制进入有效循环，仿真无法进行因为无法修改输出值而模拟出现意外状况的情况 ...
环形计数器、扭环计数器（内含文档及verilog HDL代码）
05-19
移位型计数器包括环形计数器以及扭环计数器，原理差不多，几乎相同，但又各自有各自的精彩之处。本资源包括二者的Verilog HDL设计代码以及文档分析。
Quartus ii与verilog实现8位计数器，Modelsim仿真工程
06-15
Quartus ii 13.0 与 Verilog实现8位计数器，Modelsim仿真，有testbench。
Quartus ii与verilog实现8位计数器，Modelsim仿真
04-05
Quartus ii 13.0 与 Verilog实现8位计数器，Modelsim仿真，有testbench。
基于VHDL和QuartusII的十进制可逆计数器
03-14
基于VHDL和QuartusII的十进制可逆计数器
quartus仿真24：数据选择器MUX四选一74153八选一74151
热门推荐
Never Give Up
10-17 3万+
数据选择器又称多路选择器（Multiplexer，MUX）常见数据选择器有2选1、4选1和8选1数据选择器。数据选择器功能可类比于一个单刀多掷的开关。 2选1选择器是在A的控制下从D1D0选择一路送到Y。A=0时将D0上的数值送给Y，A=1时将D1上的数值送给Y。 用8选1的MUX实现逻辑函数 8选1MUX的型号为74151，对将函数写成最小项形式并分配系数m0和m6接低其余接高。 8选1实现两个输入变量的函数 逻辑变量数大于地址位数 数据选择器进行扩展，用4选1MUX实现8选1MUX.
quartus仿真33：74161级联实现模60计数器
Never Give Up
10-21 2万+
将60分解成6*10，分别用74161实现模6和模10计数器，再级联成模60计数器 利用OC进位端反相得到的信号输入到置位端，模6计数器的实现15-X+1=6，解得置数端需要准备的数为X=10=1010，模10计数器的实现15-X+1=10，解得置数端需要准备的数为X=6=0110。 观察波形图可以看出，稳定后第一片计数器从10计到15，第二片从6计到15 60同样可以分解成5*12，这种方法需要分解的两个因数小于161的模值16。利用上面方法的思路，OC置数法，模5计数器的实现15-X+1=.
quartus仿真10：74283的基本功能
Never Give Up
10-04 1万+
串行进位二进制并行加法器（缺点：慢） 超前进位二进制并行加法器，根据输入信号同时形成各位向高位的进位，同时产生各位的和 全加器的进位输出 Cout = (A xor B)Cin+AB A xor B = P 进位传递函数 AB = G 进位产生函数 Cout = PCin+G 解得各位Cout仅与C0有关 74283可以实现的功能 二进制加法运算 代码转换 二进制减法运算 二进制乘法运算 十进制加法运算 4位二进制并行加法器设计一个将8421码转换成余3码的代码转换电路 余3码..
quartus仿真系列2：74193功能
Never Give Up
10-01 1万+
四位二进制同步可逆计数器，实现清楚，预置，累加计数和累减计数的功能 模16计数器，构成脉冲分配器和序列发生器等逻辑器件 构成模小于16的计数器 利用计数器清除、预置等功能 构成模大于16的计数器 利用计数器的进位和借位输出脉冲，将多个74139级联 模10计数器，1010是个暂态，实现异步清零，不需要时钟脉冲的配合 模147D计数器，计数器状态由146D变为147D=1001 0011B时实现清零 仿真结果总感觉不太对，时钟上升沿与输出信号没对准 ...
Quartus II输入： Clock：如果计数器enable信号为1，那么在时钟上升沿，count加1 Enable：如果enable为1，那么在时钟上升沿，count加1；如果enable为0，count保持不变 Reset：重置信号，如果reset为0，count重置为0 输出： Count[3:0]：4位计数信号，范围：4‘b0000 – 4’b1111增加一位选择信号，决定计数器的计数方式 – 加1还是减1代码
最新发布
05-29
根据您的要求，以下是一个基于Verilog语言的计数器代码，它可以增加或减少计数器的计数。 ``` module counter ( input clk, // 时钟信号 input rst, // 重置信号 input en, // 使能信号 input dir, // 计数器方向信号，0为加1，1为减1 output reg [3:0] q // 计数器输出 ); always @(posedge clk or posedge rst) begin if (rst) begin q <= 4'b0000; end else if (en) begin if (dir) begin q <= q - 1; end else begin q <= q + 1; end end end endmodule ``` 该代码定义了一个名为"counter"的模块，包含一个时钟输入"clk"、一个重置输入"rst"、一个使能输入"en"、一个方向输入"dir"和一个输出"q"。在时钟上升沿或重置信号变高时，根据使能和方向信号的状态更新计数器的值，并将其存储在输出"q"中。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值