晶振的负载电容

什么是晶振的负载电容？（ ZT）
晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容。是指晶振要正常震荡所需要的电容。一般外接电
容，是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑 ic 输入端的对地电容。应用时一般在给
出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率和等效负载谐振电阻。
晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C 式中 Cd,Cg 为分别接在晶振的两个脚上和对地的电容,Cic（集成电路内
部电容） +△C（ PCB 上电容).就是说负载电容 15pf 的话，两边个接 27pf 的差不多了，一般 a 为 6.5～13.5pF
各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器. 晶振引脚的内部通常是一个反相器, 或者是奇数个反相器串联.
在晶振输出引脚 XO 和晶振输入引脚 XI 之间用一个电阻连接, 对于 CMOS 芯片通常是数 M 到数十 M 欧之间. 很
多芯片的引脚内部已经包含了这个电阻, 引脚外部就不用接了. 这个电阻是为了使反相器在振荡初始时处与线性状态,
反相器就如同一个有很大增益的放大器, 以便于起振.
石英晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率.
晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点. 以接地点即分压点为参考点,
振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡. 在芯
片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小依工艺和版图而不同, 但终归是比较小, 不一定
适合很宽的频率范围.
外接时大约是数 PF 到数十 PF, 依频率和石英晶体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回
路上的, 会影响振荡频率. 当两个电容量相等时, 反馈系数是 0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡
不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量.
设计考虑事项：
1.使晶振、外部电容器（如果有）与 IC 之间的信号线尽可能保持最短。当非常低的电流通过 IC 晶振振荡器时，如果线
路太长，会使它对 EMC、 ESD 与串扰产生非常敏感的影响。而且长线路还会给振荡器增加寄生电容。
2.尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接的位置。
3.当心晶振和地的走线
4.将晶振外壳接地
如果实际的负载电容配置不当,第一会引起线路参考频率的误差.另外如在发射接收电路上会使晶振的振荡幅度下降(不在
峰点),影响混频信号的信号强度与信噪.
当波形出现削峰,畸变时,可增加负载电阻调整(几十 K 到几百 K).要稳定波形是并联一个 1M 左右的反馈电阻.
晶振电路中如何选择电容 C1C2
（ 1）：因为每一种晶振都有各自的特性，所以最好按制造厂商所提供的数值选择外部元器件。
（ 2）：在许可范围内， C1,C2 值越低越好。 C 值偏大虽有利于振荡器的稳定，但将会增加起
振时间。
（ 3）：应使 C2 值大于 C1 值，这样可使上电时，加快晶振起振。
在石英晶体谐振器和陶瓷谐振器的应用中，需要注意负载电容的选择。不同厂家生产的石英
晶体谐振器和陶瓷谐振器的特性和品质都存在较大差异，在选用时，要了解该型号振荡器的
关键指标，如等效电阻，厂家建议负载电容，频率偏差等。在实际电路中，也可以通过示波
器观察振荡波形来判断振荡器是否工作在最佳状态。示波器在观察振荡波形时，观察 OSCO
管脚(Oscillator output)，应选择 100MHz 带宽以上的示波器探头，这种探头的输入阻抗高，
容抗小，对振荡波形相对影响小。（由于探头上一般存在 10～20pF 的电容，所以观测时，
适当减小在 OSCO 管脚的电容可以获得更接近实际的振荡波形）。 工作良好的振荡波形应该
是一个漂亮的正弦波，峰峰值应该大于电源电压的 70%。若峰峰值小于 70%，可适当减小
OSCI 及 OSCO 管脚上的外接负载电容。反之，若峰峰值接近电源电压且振荡波形发生畸变，
则可适当增加负载电容。
用示波器检测 OSCI(Oscillator input)管脚，容易导致振荡器停振，原因是：部分的探头阻抗
小不可以直接测试，可以用串电容的方法来进行测试。 如常用的 4MHz 石英晶体谐振器，
通常厂家建议的外接负载电容为 10～30pF 左右。若取中心值 15pF，则 C1， C2 各取 30pF
可得到其串联等效电容值 15pF。同时考虑到还另外存在的电路板分布电容，芯片管脚电容，
晶体自身寄生电容等都会影响总电容值，故实际配置 C1， C2 时，可各取 20～15pF 左右。
并且 C1， C2 使用瓷片电容为佳。
问：如何判断电路中晶振是否被过分驱动？
答：电阻 RS 常用来防止晶振被过分驱动。过分驱动晶振会渐渐损耗减少晶振的接触电镀，
这将引起频率的上升。可用一台示波器检测 OSC 输出脚，如果检测一非常清晰的正弦波，
且正弦波的上限值和下限值都符合时钟输入需要，则晶振未被过分驱动；相反，如果正弦波
形的波峰，波谷两端被削平，而使波形成为方形，则晶振被过分驱动。这时就需要用电阻
RS 来防止晶振被过分驱动。判断电阻 RS 值大小的最简单的方法就是串联一个 5k 或 10k 的
微调电阻，从 0 开始慢慢调高，一直到正弦波不再被削平为止。通过此办法就可以找到最接
近的电阻 RS 值。