晶振负载电容计算

晶振分为有源晶振（Oscillator）和无源晶振（Crystal），无源晶振有一个参数叫做负载电容，负载电容是指在电路中跨接晶振两端的总的外界有效电容。

解释1

负载电容是工作条件，即电路设计时要满足负载电容等于或接近晶振数据手册给出的数值才能使晶振按预期工作。 

解释2

接地：晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点. 以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡，与XT1共同组成电容三点式振荡电路；

解释3.

晶振旁边的电容是用来稳频的。

why care负载电容

负载电容（load capacitance）常用的标准值有12.5 pF，16 pF，20 pF，30pF，负载电容与石英谐振器一起决定振荡器的工作频率，通过调整负载电容，一般可以将振荡器的工作频率调到标称值。

负载电容和谐振频率之间的关系不是线性的，负载电容变小时，频率偏差量变大；负载电容提高时，频率偏差减小。下图是一个晶体的负载电容和频率的误差的关系图。

图1、晶振误差— 负载电容（22 pF 负载电容）

负载电容的定义

从石英晶体插脚两端向振荡电路方向看进去的全部有效电容为该振荡电路加给石英晶体的负载电容。石英晶体的负载电容的定义如下式：

图1中标示出了CG，CD，CS的的组成部分。

图1、晶体振荡电路的概要组成

CG指的是晶体振荡电路输入管脚到gnd的总电容（比如 USB PHY的USB_XI信号到地）。容值为以下三个部分的和。

● USB_XI管脚到gnd的寄生电容, Ci

● 晶体-震荡电路XI的PCB走线到到gnd的寄生电容，CPCBXI

● 电路上另外增加的并联到gnd“负载电容”, CL1

CD指的是晶体振荡电路输入管脚到gnd的总电容（比如 USB PHY的USB_XO信号到地）。容值为以下三个部分的和。

● USB_XO管脚到gnd的寄生电容, Co

● 晶体-震荡电路XO的PCB走线到到gnd的寄生电容，CPCBXO

● 电路上另外增加的并联到gnd“负载电容”, CL2

 CS指的晶体两个管脚之间的寄生电容（shunt capacitance），在晶体的规格书上可以找到具体值，一般0.2pF~8pF不等。如图二是某32.768KHz的电气参数，其寄生电容典型值是0.85pF（在表格中采用的是Co）。

图2、某晶体的电气参数

Ci 以及Co 的取值，一般可以在芯片手册上查询到。比如图三是某芯片的XI/XO的寄生电容值。

图3、某芯片的输入电容

CL1/CL2的计算过程

一般我们会说，计算晶体振荡电路的负载电容，事实上是根据晶体规格书上标称的负载电容，计算出实际需要在晶体两端安装的电容CL1以及CL2的值。

假设我们需要计算的电路参数如下所述。芯片管脚的输入电容如图三CN56XX所示，Ci=4.8pF；所需要采用的晶体规格如图二所示，负载电容CL=12.5pF，晶体的寄生电容CS=0.85pF。

我们可以得到下式：

为了保持晶体的负载平衡，在实际应用中，一般要求CG=CD，所以进一步可以得到下式：

根据CG的组成部分，可以得到：

CG=Ci+CPCBXI+CL1=23.3pF

晶体布线时都会要求晶体尽量靠近振荡电路，所以CPCBXI一般比较小，取0.2pF；Ci=4.8pF。所以最终的计算结果如下：(CL2的计算过程类似)

CL1=CL2=18.3pF≈18pF

例外情况

现在有很多芯片内部已经增加了补偿电容（internal capacitance），所以在设计的时候，只需要选按照芯片datasheet推荐的负载电容值的选择晶体即可，不需要额外再加电容。但是因为实际设计的寄生电路的不确定性，最好还是预留CL1/CL2的位置。

以上的计算都是基于CG=CD的前提，的确有一些意外情况，比如cypress的带RTC的nvsram的时钟晶体要求两边不对称，但是幸运的是，cypress给出了详细的计算过程以及选型参考。

 

如何选择石英晶体振荡器?

不同的制造商提供各种形状与大小的石英晶体，其性能指标也各不一样。这些指标包括谐振频率、谐振模式、负载电容、串联阻抗、管壳电容以及驱动电平等。晶体的等效电路见图1。图中包括了动态元件：电阻Rs、电感Lm、电容Cm和并联电容Co。这些动态元件决定了晶体的串联谐振频率和谐振器的Q值。并联电容Co是晶体电极、管壳和引腿作用的结果。


图1. 晶体模型

以下详细给出主要的性能指标。

谐振频率

晶体频率可以根据接收频率指定。由于MAX1470使用低端注入的10.7MHz中频，晶体频率可由下式给出(单位为MHz)：



对于315MHz应用，晶体的频率可为4.7547MHz，而在433.92MHz应用时需要6.6128MHz晶体。仅基频模式的晶体需要指定(无需泛音)。

谐振模式

晶体具有两种谐振模式：串联(两个频率中的低频率)和并联(反谐振，两个频率中的高频率)。所有在振荡电路中呈现纯阻性时的晶体都表现出两种谐振模式。

在串联谐振模式中，动态电容的容抗Cm、感抗Lm相等且极性相反，阻抗最小。

在反谐振点。阻抗却是最大的，电流是最小的。在振荡器应用中不使用反谐振点。
通过添加外部元件(通常是电容)，石英晶体可振荡在串联与反谐振频率之间的任何频率上。

在晶体工业中，这就是并联频率或者并联模式。这个频率高于串联谐振频率低于晶体真正的并联谐振频率(反谐振点)。

图2给出了典型的晶体阻抗与频率关系的特性图。


图2. 晶体阻抗相对频率

负载电容和可牵引性

在使用并联谐振模式时负载电容是晶体一个重要的指标。在该模式当中，晶体的总电抗呈现感性，与振荡器的负载电容并联，形成了LC谐振回路，决定了振荡器的频率。当负载电容值改变后，输出频率也随之改变。因而，晶体的生产商必须知道振荡器电路中的负载电容，这样可以在工厂中使用同样的负载电容来校准。
如果使用谐振在不同的负载电容上的晶体，那么晶体频率将偏离额定的工作频率，这样参考频率将引入误差。因而，需要添加外部电容，改变负载电容，使晶体重新振荡到需要的工作频率上。
图3给出MAX1470评估板电路里的晶体图。

在这个电路中，C14和C15是串联牵引电容，而C16是并联牵引电容。

Cevkit为等效的MAX1470芯片加上评估印刷板的寄生电容。Cevkit约为5pF。

（Cevkit为电路的分布电容,这和电路的设计,元器件分布等因素有关,值不确定,一般为3到5PF）

图3. 评估板晶体等效电路
串联牵引电容会加快晶体振荡，而并联电容会减缓振荡。Cevkit为5pF，如果使用负载电容为5pF的晶体，会振荡到需要的频率上，因而无需外部的电容(C16不接，同时C14和C15在板上短接)。评估板本身使用3pF负载电容的晶体，需要两个15PF电容串联加速振荡。负载电容的计算如下：

在这个例子中，如果不使用两个串联电容，4.7547MHz晶体会振荡在4.7544MHz，而接收机将调谐在314.98MHz而不是315.0MHz，频率误差约为20kHz，也就是60ppm。

因而，关键是使用串联或者并联或者两种形式匹配晶体的负载容抗(取决于电容的值)。例如，1pF并联电容是6pF负载电容所需要的(或者以下的结合形式：C14 = C15 = 27PF, C16 = 5pF)。

CL为规格书中 晶振的负载电容值,
谨慎使用大电容值的C16，因为它会增大谐振电路的电流，导致晶体停振，图4给出了并联电容和振荡器电流的关系图。


图4. 晶体振荡器电流与附加的并联负载电容的关系
在定制的PCB板中，如果Cevkit未知，可以使用频谱分析仪监测中频(在信号进入频谱分析仪之前确保使用隔直电容)，然后使用串联和并联电容调谐中频频率至10.7MHZ。

串联电阻

普通晶体的典型串联电阻为25Ω至100Ω。晶体制造商通常给出该电阻的特性并指定了其最大值。在MAX1470振荡电路中该电阻不要超过100Ω。

管壳或者并联电容

这个便是晶体电极、管壳和引脚的电容。典型值范围为2pF至7pF。

驱动电平

必须限制晶体的功耗，在过分机械振动的条件下石英晶体会停振。由于非线性，晶体特性也会随驱动电平变化。晶体制造商会根据特殊生产线指定最大的驱动电平。使用驱动电平在1µW范围内的晶体。

以上这些性能指标可指导用户选择合适的晶体以满足振荡电路的需要，能够改善接收机的整体性能。