FPGA包含的资源类型(一)

可编程输入输出单元（IOB）

可配置逻辑块（CLB）

CLB（Configurable Logic Block）由两个Slice组成，由于Slice有SliceL(Logic)和SliceM(Memory)之分，因此CLB可分为CLBLL和CLBLM两类[1]。

SliceL和SliceM内部都包含4个6输入查找表（LUT6）、3个数据选择器（MUX）、1个进位链（Carry Chain）和8个触发器（Flip-Flop）。

查找表的大小和速度存在着权衡关系，20世纪90年代初，结论表明4输入查找表最为高效，，随着技术的发展，最近的商用FPGA都倾向于采用6-LUT。
FPGA上查找表的存储单元大多使用SRAM实现。

数字时钟管理模块（DCM）

DCM的功能包括消除时钟的延时、频率合成、时钟相位调整等

嵌入式块 RAM（BRAM）

Block ram由一定数量固定大小的存储块构成的，使用BLOCK RAM资源不占用额外的逻辑资源，并且速度快。但是使用的时候消耗的BLOCK RAM资源是其块大小的整数倍。如Xilinx公司的结构中每个BRAM有36Kbit的容量，既可以作为一个36Kbit的存储器使用，也可以拆分为两个独立的18Kbit存储器使用。反过来相邻两个BRAM可以结合起来实现72Kbit存储器，而且不消耗额外的逻辑资源。

丰富的布线资源

用于连接FPGA内部的所有单元，连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。
FPGA内部的布线资源主要分为4种类别：
全局布线资源：用于芯片内部全局时钟和全局复位/置位信号的布线。
长线资源：用于完成芯片Bank间的高速信号和第二全局时钟信号的布线。
短线资源：完成基本逻辑单元之间的逻辑互连和布线。
分布式的布线资源：用于专有时钟、复位等控制信号。

底层内嵌功能单元

内嵌功能模块主要指PLL、DLL、DSP和CPU的软处理核。
DLL和PLL具有类似的功能，可以完成时钟高精度、低抖动的倍频和分频，以及占空比调整和移相等功能。

内嵌专用硬核

https://www.cnblogs.com/rouwawa/p/10031833.html#1-%E6%80%BB%E8%A7%88.