![](https://img-blog.csdnimg.cn/20201014180756754.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
EDA实践
文章平均质量分 92
楠潼
欲穷千里目,更上一层楼
展开
-
EDA(Quartus II)——乐曲硬件演奏电路设计
实验目的:学习设计硬件乐曲演奏电路以及相关的控制电路。实验原理:组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需要的两个基本要素,问题是如何来获取这两个要素所对应的数值以及通过纯硬件的手段来利用这些数值实现乐曲的演奏效果。如图1所示为乐曲硬件演奏的电路原理图。其中rom_liangzhu为歌曲“梁祝”部分音符数据产生器,cnt_1为地址发生器,decoder_1为初始值设置译码器,dvf为数控分频器,PLL2和PLL3为分频器,其中PLL2将10MHz的信号分频成为1MHz和原创 2021-02-27 13:15:16 · 24346 阅读 · 14 评论 -
EDA(Quartus II)——ADC采样控制电路设计
实验目的:用状态机控制ADC0809实现A/D转换。实验原理:如下图所示为状态机控制ADC0809的结构框图。图1 采样状态机结构框图用状态机对ADC0809进行采样控制,首先必须了解其工作时序,然后据此作出状态图,最后写出相应的Verilog代码。ADC0809是8位CMOS A/D转换器,片内有8路模拟开关,可控制8个模拟量中的一个进入转换器中。ADC0809的分辨率为8位,转换时间约100us,含锁存控制的8路多路开关,输出有三态缓冲器控制,单5V电源供电。如图2所示为ADC0原创 2021-02-27 12:19:55 · 12679 阅读 · 13 评论 -
EDA(Quartus II)——序列检测器设计
引言:有限状态机及其设计技术是实用数字系统设计中的重要组成部分,也是实现高效率、高可靠和高速控制逻辑系统的重要途径。广义而论,只要是涉及触发器的电路,无论电路大小,都能归结为状态机。因此,对于数字系统设计工程师,面对的只要是时序电路设计,状态机的概念则是必须贯穿于整个设计始终的最基本的设计思想和设计方法。基于现代数字系统设计技术的状态机的HDL表述形态和表述风格具有一定的典型性和规律化。只要把握了这些固定的语句表达部分,就能根据实际需要写出各种不同风格和面向不同实用目的的Verilog状态机了.原创 2021-02-26 19:56:37 · 10572 阅读 · 1 评论 -
EDA(Quartus II)——8位硬件乘法器设计
实验目的:1、学习应用移位相加原理设计8位乘法器。2、了解移位相加原理构成乘法器与用组合逻辑电路直接设计的同样功能的电路优势。设计方法:方法一:(用乘号实现乘法)module chengfaqi(a,b,dout);input [7:0] a,b;output [15:0] dout;assign dout=a*b;endmodule仿真波形:方法二:(用移位相加的方法实现乘法)module cfq_ywxj_1(a,b,dout);input[7:0] a原创 2021-02-26 16:11:08 · 14894 阅读 · 5 评论 -
EDA(Quartus II)——8位16进制频率计设计
实验目的:设计8位16进制频率计,学习较复杂的数字系统设计方法。实验预习:复习计数器和寄存器的设计。实验原理:(1)频率计的功能是什么?(测量频率的仪器)(2)频率计前面的定语“8位16进制”限定了什么?(频率计的测频范围)根据频率的定义和频率测量的基本原理,测定信号的频率必须有一个脉宽为1秒的输入信号作为脉冲计数允许的信号。1秒计数结束后,计数值将被锁入锁存器,计数器清零,为下一次测频计数周期作好准备。设计要求:如图1所示为8位16进制频率计原理图。其中..原创 2021-02-16 10:32:26 · 9107 阅读 · 5 评论 -
EDA(Quartus II)——正弦信号发生器的设计
实验目的:进一步熟悉QuartusⅡ及其LPM_ROM与FPGA硬件资源的使用方法。实验预习:定制LPM_ROM模块流程。实验原理: EDA是电子设计自动化,对象是数字电路设计,而正弦信号发生器的设计却是一个模拟电路设计,因此需要用到D/A转换器。 根据正弦信号发生器的波形,得知该实验的输入为时间,而输出为振幅。如果将正弦波的振幅放在存储单元为64的ROM中,根据ROM的功能得知,ROM中的数据与地址是一一对应关系,因此设计由时间和振幅的对应关系转换为时间和地址的对应...原创 2021-02-15 10:04:07 · 36276 阅读 · 8 评论 -
EDA(Quartus II)——数控分频器的设计
实验目的:学习数控分频器的设计、分析和测试方法,练习计数器的设计应用。实验预习:熟悉计数器的设计;了解如何用计数器实现分频器的设计。实验讲解:分频器的设计思考两个问题:Q:什么是分频器,什么是分频系数?A:能将频率高的信号clk转变为频率低的信号clk_1的电路叫分频器,如果clk_1信号的周期为clk周期的n倍,则n为分频系数)Q:分频器设计的核心思想是什么?A:计数器的设计)偶分频器的设计(以6分频器为例)module dvf6(clk,clk_1);in原创 2021-02-06 21:32:54 · 20594 阅读 · 6 评论 -
EDA(Quartus II)——十进制加法计数器设计
实验目的:熟悉QuartusⅡ软件的使用方法,掌握EDA流程; 掌握基本时序逻辑电路的设计方法; 学会十进制加法计数器设计,为复杂时序逻辑电路的设计打基础。实验预习:掌握十进制加法计数器的设计原理; 同步、异步电路的实现; if语句的用法。实验讲解1:D触发器和锁存器的VerilogHDL描述:module d_ff(rst,D,clk,q);//异步input rst,D,clk;output reg q;always@ (posedge clk or pose...原创 2021-01-31 10:33:46 · 35874 阅读 · 0 评论 -
EDA(Quartus II)——数码显示译码器设计
实验目的:1、熟悉QuartusⅡ软件的使用方法,掌握EDA流程;2、掌握基本组合逻辑电路的设计方法;3、学会数码显示译码器设计,为复杂的数字系统设计打基础。预习要求:1、掌握FPGA的EDA设计流程(文本输入);2、掌握VerilogHDL程序基本结构,always@过程语句、case语句的使用;3、掌握数码显示译码器的设计原理。实验讲解与练习:1、4选1的多路选择器源程序:module mux41_a(a,b,c,d,s0,s1,y);input a,b,c,原创 2021-01-29 20:29:37 · 25165 阅读 · 1 评论 -
EDA(Quartus II)——8位加法器的设计
实验目的:利用Quartus II原理图输入方法设计简单组合电路,通过一个8位全加器的设计掌握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。实验原理:一个8位全加器可以由2个4位全加器构成,加法器间的进位可以用串行方式实现,即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接。8位加法器的EDA流程:1、新建工程(1)点击打开Quartus II 13.1(2)打开新建工程向导图1 新建工程向导(3)点NEXT图2 新建工程向导说明(原创 2021-01-28 19:21:45 · 28217 阅读 · 1 评论