EDA（Quartus II）——ADC采样控制电路设计

实验目的：

用状态机控制ADC0809实现A/D转换。

实验原理：

如下图所示为状态机控制ADC0809的结构框图。

图1 采样状态机结构框图

用状态机对ADC0809进行采样控制，首先必须了解其工作时序，然后据此作出状态图，最后写出相应的Verilog代码。

ADC0809是8位CMOS A/D转换器，片内有8路模拟开关，可控制8个模拟量中的一个进入转换器中。ADC0809的分辨率为8位，转换时间约100us，含锁存控制的8路多路开关，输出有三态缓冲器控制，单5V电源供电。

如图2所示为ADC0809工作时序及引脚图。

图2 ADC0809工作时序及引脚图

如图2所示，下面对ADC0809工作时序稍加解释。

（1）START为转换启动控制信号，高电平有效；

（2）ALE为模拟信号输入选通端口地址锁存信号，上升沿有效；

（3）STAR