SDRAM设计之初始化（一）

最新推荐文章于 2024-03-08 21:30:55 发布
最新推荐文章于 2024-03-08 21:30:55 发布
阅读量687 收藏 3
点赞数 1
分类专栏： SDRAM设计 文章标签： SDRAM fpga 内存结构
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yangh2560/article/details/111058185
版权

SDRAM设计之初始化（一）

       在我学习FPGA设计之初，就在各种各样的学习开发板上见到过各个厂家的SDRAM，几乎每种开发板上都会板载一片甚至多片SDRAM，最近又重温了一下SDRAM的控制过程，当然我指的是使用VerilogHDL语言搭建一个SDRAM的接口控制逻辑，当然也可以使用别人写好的现成模块，但是作为一个学习的过程来说，虽然设计不大，但这样一个接口的设计还是需要很多设计技巧在里面的，真正自己写一遍对自己的设计能力来说还是一种磨练，比如我们如何能在SDRAM的一直刷新中，完成大量数据无误的写入与读出等等，都需要在设计之初去全面考虑。

       在这篇笔记之前计划写一篇关于SDRAM的原理性的简介的，但至今没想好要写点什么，也是自己原理性知识储备不够，因此就先直奔主题，先来记录下对SDRAM进行操作的第一个步骤------初始化。
       以美光的一款SDRAM MT48LC16M16A2为例，其实大部分的SDRAM操作基本都是类似（以我浅薄的认知而言），可能就是速度不大一样，导致不同的SDRAM在一些细节上有一些区别。
       初始化是SDRAM上电完成后必须要进行的一项步骤，否则是无法进行后面的一系列操作的，而初始化当中需要进行的一项重要操作，便是模式寄存器设置（LOAD MODE REGISTER），该寄存器通过不同的bit位设置了SDRAM各种不同的工作模式，我们先来看下整体的时序图：

最低0.47元/天 解锁文章
always#
关注
专栏目录
SDRAM接口模块的VeriogHDL设计
01-03
SDRAM的初始化涉及配置模式寄存器、设定时序参数，如CAS（Column Address Strobe）延迟、RAS（Row Address Strobe）预充电周期等。初始化完成后，接口模块需要定期执行刷新操作，以保持SDRAM中的数据不丢失。 `...
SRAM SDRAM DDR 简介
monkea123的博客
11-27 9005
SRAM 为什么要讲 SRAM 呢？因为大多数的朋友最先接触 RAM 芯片都是从 SRAM 开始的，因为大量的 STM32 单片机开发板都使用到了 SRAM，比如 F103、 F407 等，基本都会外扩一个512KB 或 1MB 的 SRAM 的，因为 STM32F103/F407 内部 RAM 比较小，在一些比较耗费内存的应用中会出现内存捉紧的情况，比如 emWin 做 UI 界面。我们简单回顾...
SDRAM笔记
熠熠L的博客
08-07 3234
SRAM ：静态RAM，不用刷新，速度可以非常快，像CPU内部的cache，都是静态RAM，缺点是一个内存单元需要的晶体管数量多，因而价格昂贵，容量不大。DRAM：动态RAM，需要刷新，容量大。SDRAM：同步动态RAM，需要刷新，速度较快，容量大。DDR SDRAM：双通道同步动态RAM，需要刷新，速度快，容量大。........................
对SDRAM的理解总结
weixin_46662102的博客
07-11 1408
Physical Bank，下文简称P-Bank Logical Bank，下文简称L-Bank. 地址 sequential与interleave的区别 对下表的理解 参考该论坛的理解，摘抄了几段回答，很好说明了interleave的存在 总结论坛回答，我的理解就是A2,A1,A0配置的时候定义了burst length；实际读写数据的时候根据实际列地址A7~A0中的A2,A1,A0，即表中的start address来决定读取顺序。（但是还没在说明书内找到怎么分别对这两个进行设置，回头再看看.
SDRAM——初始化
一枚咸鱼的博客
05-13 912
先看引脚： clk：来自于系统时钟分频而来，100M，所以后面要用PLL cke：为1时才能操作sdram cs_n：为1时屏蔽除clk cke dqm外的所有输入输出端口， ras_n：行选通，低有效，地址是A[12:0] cas_n：列选通，低有效，地址是A[8:0] we_n：写使能和预充电使能，低有效 dqm[1:0]：不怎么用 ba[1:0]：bank选择 A[12:0]：分时复用的地址、辅助 dq[15:0]：数据总线，双向，SDRAM唯一的输出 cs_n ~ we_n可打包成一个4bit指令.
（二）SDRAM——SDRAM操作时序
balabala_Long的博客
04-06 2145
（二）SDRAM——SDRAM操作时序 说明：个人学习笔记 参考内容：正点原子手把手教你学FPGA系列视频 目录（二）SDRAM——SDRAM操作时序1 SDRAM初始化模式寄存器设置2 SDRAM读写操作2.1 行激活2.2 列读写2.3数据输出（读数据）2.4 数据输入（写数据）2.5 其他知识突发长度数据掩码预充电3 SDRAM刷新自动刷新（Auto Refresh）自刷新（Self Refresh）自刷新（Self Refresh） 1 SDRAM初始化 SDRAM芯片上电之后需要一个初始化的过程，
Quartus开发平台下的sdram设计代码（VHDL）
09-02
这个模块通常负责管理与SDRAM的交互，包括初始化、读写操作以及错误处理。 4. `sdram_test.vhd`：这是一个测试平台，用于验证SDRAM控制器的功能。它可能包含模拟输入数据、预定义的读写操作序列，以及检查读取数据...
SDRAM通用控制器的FPGA模块化设计
07-28
SDRAM通用控制器的FPGA模块化设计是一种高效且灵活的方法，用于解决SDRAM（同步动态随机存储器）的复杂控制逻辑问题。SDRAM因其高速数据传输能力而在高速数据处理系统中广泛应用。传统的SDRAM控制器常由专用芯片实现...
SDRAM详细资料（原理，时序图）
03-18
内含两个文档： 1.SDRAM原理详述 2.三星SDRAM操作手册 其中“SDRAM原理详述”介绍了SDRAM有关原理方面的知识，非常值得一读。 “三星SDRAM操作手册”则介绍了三星系列SDRAM的操作流程，其中有详细的概念解释以及详细的时序图，图文并茂～ 两个文档结合着看，受益匪浅～
FPGA实现SDRAM接口（3）--自动刷新
孤独的单刀
09-01 7571
通过本文您会学到：如何进行SDRAM的自动刷新操作。
arm裸机【12】 --- SDRAM
m0_50620305的博客
05-19 332
SDRAM引入 SDRAM：Syncronized Dynamic Ramdam Access Memory，同步动态随机存储器 DDR：DDR就是DDR SDRAM，是SDRAM的升级版。（DDR：double rate，双倍速度的SDRAM） DDR有好多代：DDR1 DDR2 DDR3 DDR4 LPDDR SDRAM的特性 （容量大、价格低、掉电易失性、随机读写、总线式访问） SDRAM/DDR都属于动态内存（相对于静态内存SRAM），都需要先运行一段初始化代码来初始化才能使用 不像SRAM开
SDRAM初始化（sdram_init）
weixin_46312715的博客
02-20 481
的初始化是芯片上电后必须进行的一项操作，只有进行了初始化操作的SDRAM 芯片才可被正常使用。但前文又说 200us 内都可能有命令，干脆这里取 T = 200us 吧。，对所有 Bank 进行预充电。然后等待时间 tRP，这期间为。② 200us 时间等待结束后，写入。④ tRC等待时间结束后，再次写入。，然后等待时间 tMRD，这期间为。，然后等待时间 tRC，这期间为。，然后等待时间 tRC，这期间为。③ tRP等待时间结束后，写入。⑤ tRC等待时间结束后，写入。
SDRAM小项目——SDRAM初始化配置
weixin_49574391的博客
01-04 535
主要写了SDRAM的初始化模块，注重文档信息的查找，时序图的设计，SDRAM仿真插件的使用。
SDRAM学习（一）——初始化
bingbudingxz的博客
03-04 1149
一、SDRAM概念 　　SDRAM 的全称即同步动态随机存储器（Synchronous Dynamic Random Access Memory），同步是指其时钟频率与对应控制器（CPU/FPGA）的系统时钟频率相同，并且内部命令的发送与数据传输都是以该时钟为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机指数据的读取和写入可以随机指定地址，而不是必须按照严格的线性次序变化。 二、SDRAM存取原理 存储单元主要由行列选通三极管，存储电容，刷新放大器组成。对于这一位的数据，首先需要打开行地址，然后
嵌入式Linux入门-手把手教你初始化SDRAM(附代码)
闪耀大叔的博客
08-28 951
SDRAM作为内存在嵌入式中必不可少，懂了SDRAM原理，初始化就非常简单，今天手把手教你SDRAM初始化。
SDRAM操作时序
weixin_44733737的博客
12-01 285
SDRAM 在上电之后，执行正常操作之前需要被初始化，实际上就是SDRAM 内部逻辑控制单元进行初始化，初始化成功的 SDRAM 才可进行后续的其他操作。SDRAM 的初始化是芯片上电后必须进行的一项操作，只有进行了初始化操作的SDRAM 芯片才可被正常使用。结合 SDRAM 初始化时序图， 列出 SDRAM 初始化参考流程如下：(1) 对 SDRAM 上电，加载稳定时钟信号， CKE 设置为高电平；(2) 等待 T=100us 的时间，此过程中操作命令保持为空操作命令；
【FPGA】DDR3学习笔记（一）丨SDRAM原理详解
最新发布
电子德彪西的博客
03-08 2396
DDR3 SDRAM（Double Data Rate 3 Synchronous Dynamic RAM），即第三代双倍速率同步动态随机存储器。本系列文章尝试剖析缓存技术的基础原理，并通过FPGA进行实现。
SDRAM初始化与操作详解
地址线A0-A9和A11（视具体SDRAM设计而定）用于确定列地址。 **基本操作命令** SDRAM的操作由一系列控制信号的组合完成，例如RAS、CAS、WE#和CS#（Chip Select）。这些信号的不同状态组合，对应于预充电、读、写、...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值