这篇博客是作者关于DDR内存的个人总结，涵盖了DDR的更新换代、相关定义、硬件细节如颗粒结构、电平标准、ODT/VTT以及DDR的拓扑结构。内容包括DDR各代的频率变化、内存的核心频率、时钟频率与数据频率的关系，以及DDR4与DDR3的差异。还讨论了DDR颗粒的内部结构、SSTL电平标准、ODT技术的作用和DDR的拓扑选择对信号完整性的影响。
说在前面
这篇文章是个人学习工作中关于DDR的总结，此处讲的DDR是指单片的DDR颗粒，不是指电脑的内存条，在这里分享只为自己总结和加深记忆，部分内容是从网络摘抄。如有不准确的地方，烦请指出，共同学习。
DDR的更新换代
目前DDR已经有5代，从DDR1~DDR5，DDR3个厂商已逐渐停产，DDR4逐步取代DDR3,有的手机厂商甚至已开始使用刚诞生没多久的DDR5。
相关定义
我们首先要把内存的核心频率、时钟频率和数据频率的定义以及之间的关系搞清楚。
核心频率：为内存Cell阵列(即内部电容)的刷新频率
时钟频率：I/O Buffer（输入/输出缓冲）的传输频率（I/O频率或工作频率）
等效频率：指数据传送的频率（即数据频率）
关系：
工作频率=核心频率×n/2；等效频率=工作频率×2（此处的2即DDR在上升下降沿都读写的原因）；
| DDR | 核心频率M/Hz | 预取n | 时钟频率M/Hz | 等效频率M/Hz | 带宽 |
|---|---|---|---|---|---|
| DDR 266 | 133 | 2 | 133 | 266 | |
| DDR2 533 | 133 | 4 | 266 | 533 | |
| DDR3 1066 |
最低0.47元/天 解锁文章
2256
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
