STM32-GPIO基本原理

FT表示能输入5V。 

施密特触发器（英语：Schmitt trigger）是包含正反馈的比较器电路。 

1. 波形变换

可将三角波、正弦波、周期性波等变成矩形波。

2. 脉冲波的整形

数字系统中，矩形脉冲在传输中经常发生波形畸变，出现上升沿和下降沿不理想的情况，可用施密特触发器整形后，获得较理想的矩形脉冲。

3. 脉冲鉴幅

幅度不同、不规则的脉冲信号施加到施密特触发器的输入端时，能选择幅度大于预设值的脉冲信号进行输出。

4、构成多谐振荡器

幅值不同的信号在通过加上一个合适电容的施密特触发器后会产生矩形脉冲，矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。

GPIO工作方式：

4种输入模式

浮空输入：

 

浮空输入_IN_FLOATING ——浮空输入，可以做 KEY 识别，RX1 ，一般多用于外部按键输入，浮空输入状态下，IO 的电平 状态是不确定的，完全由外部输入决定，如果在该引脚悬空的情况下，读取该端口的电平是不确定的。  

输入上拉 ：

 

题外话 ：

上拉电阻：  

1、当 TTL 电路驱动 COMS 电路时，如果 TTL 电路输出的高电平低于 COMS 电路的最低高电平（一般为 3.5V），这时就需要 在 TTL 的输出端接上拉电阻， 以提高输出高电平的值。  

2、OC 门电路必须加上拉电阻，才能使用。  

3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。  

4、在 COMS 芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上 拉电阻产生降低输入阻抗，提供泄荷通路。

 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限 增强抗干扰能力。  

6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。  

7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有 效的抑制反射波干扰。  
 
上拉电阻阻值的选择原则包括:  

1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。  

2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。

 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑  以上三点,通常在 1k 到 10k 之间选取。对下拉电阻也有类似道理  
 

输入下拉 ：

 

 

模拟输入： 

 

模拟输入_AIN ——应用 ADC 模拟输入，或者低功耗下省电 

4种输出模式 

开漏输出 ：

开漏输出_OUT_OD ——IO 输出 0 接 GND，IO 输出 1，悬空，需要外接上拉电阻，才能实现输出 高电平。当输出为 1 时，IO 口的状态由上拉电阻拉高电平，但由于是开漏输出模式，这样 IO 口也就可以 由外部电路改变为低电平或不变。可以读 IO 输入电平变化，实现 C51 的 IO 双向功能 

开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动, 其吸收电流的能力相对强(一般 20ma 以内). 

开漏形式的电路有以下几个特点： 
1. 利用外部电路的驱动能力，减少 IC 内部的驱动。当 IC 内部 MOSFET 导通时，驱动电流是从外部的 VCC 流经 R pull-up ，MOSFET 到 GND。IC 内部仅需很下的栅极驱动电流。 

2. 一般来说，开漏是用来连接不同电平的器件，匹配电平用的，因为开漏引脚不连接外部的上拉电阻时， 只能输出低电平，如果需要同时具备输出高电平的功能，则需要接上拉电阻，很好的一个优点是通过改变 上拉电源的电压，便可以改变传输电平。比如加上上拉电阻就可以提供 TTL/CMOS 电平输出等。（上拉 电阻的阻值决定了逻辑电平转换的沿的速度 。阻值越大，速度越低功耗越小，所以负载电阻的选择要兼顾 功耗和速度。）

3. OPEN-DRAIN 提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。因为上升沿是通 过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。所以如 果对延时有要求，则建议用下降沿输出。

4. 可以将多个开漏输出的 Pin，连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成 “与逻辑”关系。这也是 I2C，SMBus 等总线判断总线占用状态的原理。补充：什么是“线与”？： 在一个结点(线)上, 连接一个上拉电阻到电源 VCC 或 VDD 和 n 个 NPN 或 NMOS 晶体管的集电 极 C 或漏极 D, 这些晶体管的发射极 E 或源极 S 都接到地线上, 只要有一个晶体管饱和, 这个结点(线) 就被拉到地线电平上. 因为这些晶体管的基极注入电流(NPN)或栅极加上高电平(NMOS),晶体管就会 饱和, 所以这些基极或栅极对这个结点(线)的关系是或非 NOR 逻辑. 如果这个结点后面加一个反相 器, 就是或 OR 逻辑. 其实可以简单的理解为：在所有引脚连在一起时，外接一上拉电阻，如果有一个引脚输出为逻辑 0，相当 于接地，与之并联的回路“相当于被一根导线短路”，所以外电路逻辑电平便为 0，只有都为高电平时，与 的结果才为逻辑 1。 

 

开漏复用输出：

 复用功能的开漏输出_AF_OD——片内外设功能（TX1,MOSI,MISO.SCK.SS） 

 

推挽输出 ：

 

推挽输出_OUT_PP ——IO 输出 0-接 GND， IO 输出 1 -接 VCC，读输入值是未知的  

推挽输出:可以输出高,低电平,连接数字器件; 推挽结构一般是指两个三极管分别受两互补信号的控制,总 是在一个三极管导通的时候另一个截止。高低电平由 IC 的电源决定。  

推挽电路是两个参数相同的三极管或 MOSFET,以推挽方式存在于电路中,各负责正负半周的波形放大任 务,电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小、效率高。输出既可以向负载 灌电流，也可以从负载抽取电流。推拉式输出级既提高电路的负载能力，又提高开关速度。 

关于推挽输出和开漏输出，最后用一幅最简单的图形来概括： 

该图中左边的便是推挽输出模式，其中比较器输出高电平时下面的 PNP 三极管截止，而上面 NPN 三极 管导通，输出电平 VS+；当比较器输出低电平时则恰恰相反，PNP 三极管导通，输出和地相连，为低电 平。右边的则可以理解为开漏输出形式，需要接上拉。  

 

推挽复用输出：

 

复用功能的推挽输出_AF_PP ——片内外设功能（I2C 的 SCL,SDA） 

通常有 5 种方式使用某个引脚功能，它们的配置方式如下：

1）作为普通 GPIO 输入：根据需要配置该引脚为浮空输入、带弱上拉输入或带弱下拉输入，同时不要使能 该引脚对应的所有复用功能模块。

2）作为普通 GPIO 输出：根据需要配置该引脚为推挽输出或开漏输出，同时不要使能该引脚对应的所有复 用功能模块。

3）作为普通模拟输入：配置该引脚为模拟输入模式，同时不要使能该引脚对应的所有复用功能模块。

4）作为内置外设的输入：根据需要配置该引脚为浮空输入、带弱上拉输入或带弱下拉输入，同时使能该引 脚对应的某个复用功能模块。

5）作为内置外设的输出：根据需要配置该引脚为复用推挽输出或复用开漏输出，同时使能该引脚对应的所 有复用功能模块。 
 
注意如果有多个复用功能模块对应同一个引脚，只能使能其中之一，其它模块保持非使能状态。 stm32 复位后,IO 端口处于输入浮空状态. JTAG 引脚复位以后,处于上拉或者下拉状态. 
 
所有 IO 端口都具有外部中断能力,端口必须配置成输入模式,才能使用外部中断功能. 

IO 端口复用功能配置: 

对于复用功能输入,端口可以配置成任意输入模式或者复用功能输出模式.

对于复用功能输出,端口必须配置成复用功能输出

对于双向复用功能,端口必须配置成复用功能输出 

stm32 的部分 IO 端口的复用功能可以重新映射成另外的复用功能. 

stm32 具有 GPIO 锁定机制,即锁定 GPIO 配置,下次复位前不能再修改.

当 LSE 振荡器关闭时,OSC32_IN 和 OSC32_OUT 可以用作通用 IO PC14 和 PC15. 当进入待机模式或者备份域由 Vbat 供电,PC14,PC15 功能丢失,该两个 IO 口线设置为模拟输入功能. 

OSC_IN 和 OSC_OUT 可以重新映射为 GPIO PD0,PD1

注意 PD0,PD1 用于输出地时候仅能用于 50MHz 输出模式. 

注意:PC13,PC14,PC15 只能用于 2MHz 的输出模式,,最多只能带 30pf 的负载,并且同时只能使用一个引 脚!!!!!!!!