DDR3学习笔记

最新推荐文章于 2024-07-12 19:02:34 发布
最新推荐文章于 2024-07-12 19:02:34 发布
阅读量2.6k 收藏 2
点赞数
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yurongjie135/article/details/51073525
版权

前段时间买了个Mis603开发板，采用xilinx的spartan6系列fpga，型号为xc6lx16，核心板上带了个micro厂家的ddr3，型号为MT41J128M16-125，单片内存为2Gbits,16bit位宽，稳定运行800Mhz。

先来看看ddr3与fpga的管脚连接：

16位数据位ddr3_data, 14位地址位ddr3_addr(其中行地址14位，列地址10位), 3位bank选择信号ddr3_ba,所以整个ddr3的容量计算为2^15*2^10*2^3*16=128M*16=2Gbit. 

其他管脚还有ddr3_we,ddr3_ras,ddr3_cas,时钟信号ddr3_clk_p,ddr3_clk_n,ddr3_clke,ddr3_udqs_p,ddr3_ddr3_udqs_n,ddr3_ldqs_p,ddr3_ldqs_n,ddr3_ldm,ddr3_udm,

复位信号ddr3_rst,ddr3_odt.



yurongjie135
关注
专栏目录
FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇四
坚韧与专注
09-24 1518
FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇四
FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇二
坚韧与专注
09-24 1460
FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇二， Block Design IP 的配置
DDR设计之地址和容量计算、Bank理解
peterwu5713的博客
05-10 9473
内存芯片的容量 存储单元数量=行数×列数（得到一个L-Bank的存储单元数量）×L-Bank的数量 **例1：**一颗512MB/16位 的DDR3： 按以下计算公式： 2^3 * 2^16 * 2^10 = 2^29 =536.870912Mb = 512Mb 再加上16位数据线，则容量为 512Mb x 16 =8G bit=1GByte ( 通俗运行内存) **例2：*一颗32MB/16位 的DDR2： 按以下计算公式： 2^2 2^13 * 2^10 = 2^25 =33.554432Mb = 3
DDR3详解（以Micron MT41J128M8 1Gb DDR3 SDRAM为例）
嵌入空间
01-16 3万+
首先，我们先了解一下内存的大体结构工作流程，这样会比较容量理解这些参数在其中所起到的作用。这部分的讲述运用DDR3的简化时序图。    DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，这个单元格可称为存储单元,那么这个表格
终于完成了JESD79-3F(DDR3)协议中文版
最新发布
LeeAmos1的博客
07-12 320
终于完成了JESD79-3F(DDR3)协议中文版，虽然到了3F的版本，英文文档依然不够严谨，就这样吧，我也无力吐槽了，希望后续能改进吧。
XC6SLX16-2FTG256C 可编程逻辑FPGA（赛灵思XILINX）
A_CaryWang的博客
03-04 439
Spartan®-6 器件可提供各种业界领先的连接特性，如高逻辑引脚比、小型封装、MicroBlaze™ 软处理器、800Mb/s DDR3 支持以及各种多样化支持性 I/O 协议等。·通过 ISE® Design Suite 实现 - 无成本、前端到后端 （front-to-back）面向 Linux 和 Windows 的 FPGA 设计解决方案。·超过 40 个 I/O 标准可简化系统设计。·针对系统 I/O 扩展进行了成本优化。·I/O 连接的高引脚数与逻辑之比。·使用整合向导快速完成设计。
DDR基础原理介绍：差分时钟，同相，反相，两者差分交叉处也即差分值为0时读写信号，一个时钟周期可以上升沿下降沿都传输数据。相当两个时钟了。所以spi简单一个时钟信号不可能一个周期内同时锁定上升沿下降沿
二进制模----细微行动改变影响世界
05-27 8747
相当于还是两个时钟了。所以spi简单一个时钟信号不可能一个周期内同时锁定上升沿和下降沿，只能锁定一个边沿。也就是一个边沿触发，另外一个是电平触发 DDR基础原理介绍 1、前言 DDR的全称为Double Data Rate SDRAM，双倍速率的SDRAM，SDRAM在一个CLK周期传输一次数据，DDR在一个CLK周期传输两次数据，分别在上升沿和下降沿各传输一次数据，该概念称为预取，在描述DDR速度的时候一般使用MT/S单位，每秒多少兆次数据传输。 2、DDR结构框图 以Micro
DDR3中bank, 16bit和32bit等概念
热门推荐
江风的专栏
12-03 3万+
DDR3中bank, 16bit和32bit等概念 最近在看内存相关的东东。 以前认为内存就是块资源，需要的时候，malloc出来一部分使用即可。对内部的东东没有深入了解过。 刚开始看起来，感觉有点丈二和尚。 通过各种查询，并请教牛人，对基本概念有了个初步了解，先总结一把。 先说说bank。 看到bank首先想到了银行，然后是利率，然后是房贷... 扯远了，这儿的bank是存储库的意
关于DDR3时钟和时钟与数据格式的经典分析
hxs13551803230的博客
08-09 1万+
<时钟篇> 前述：对于DDR3的时钟说明，在做DDR3的存储之前有必要把各个时钟说明白搞明白，下面我讲的是对MIG（Xilinx）的时钟操作使用；   clock period时钟：在例化K7系列的MIG核时，作者通过仿真发现并且很明确的告诉你，这个时钟就是DDR3物理层的DDR3_CLK_P和DDR3_CLK_N的时钟，这个时钟的选择决定了DDR3存入和读取的带宽，一般根据项目的...
DDR3学习调试重要参数.zip_ddr3
09-20
本资料主要涵盖了DDR3内存的学习与调试中的关键参数，包括容量、封装和信号时序等方面。下面将详细阐述这些知识点。 1. **容量**：内存容量是指DDR3内存条能够存储的数据量，通常以MB或GB为单位。它由内存条上的...
FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇三
坚韧与专注
09-24 1551
FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇三
Mis603 开发板 Microblaze SOC 开发手册
05-04
简单细致的例子，通俗易懂，配有界面图。麻烦下载到的人多加好评哦
Micron Technical Note：TN-41-02 DDR3 ZQ Calibration Introduction
04-13
这份技术笔记对于理解DDR3内存系统中的ZQ校准机制至关重要，对于嵌入式系统开发者和硬件工程师来说，掌握这些知识可以有效地提高系统设计的质量和可靠性。通过深入学习和实践，可以更好地理解和处理与DDR3内存相关的...
Xilinx FPGA DDR3设计（一）DDR3基础扫盲
FPGA_Designer
04-29 1万+
引言：本文我们介绍下DDR3的基础知识，涉及DDR3管脚信号、容量计算、重要参数介绍内容。
DDR介绍及设计要求详解1
KF1013的博客
02-07 7671
DDR类别和参数介绍DDR采用TSSOP封装技术，而DDR2和DDR3内存均采用FBGA封装技术。TSSOP封装的外形尺寸较大，呈长方形，其优点是成本低、工艺要求不高，缺点是传导效果差，容易受干扰，散热不理想，而FBGA内存颗粒精致小巧，体积大约只有DDR内存颗粒的三分之一，有效地缩短信号传输距离，在抗干扰、散热等方面更有优势，而DDR4采用3DS(3-Dimensional Stack)三维堆叠技术来增大单颗芯片容量，封装外形则与DDR2、DDR3差别不大。
DDR3 数据传输 （三）
记录所学，分享知识，结识挚友
09-20 2451
本文将继续介绍DDR3数据传输过程的读写时序问题。
【fpga】ddr3
weixin_43778388的博客
12-05 5330
转载 1、前言         DDR3 SDRAM 简称 DDR3，是当今较为常见的一种储存器，在计算机及嵌入式产品中得到广泛应用， 特别是应用在涉及到大量数据交互的场合，比如电脑的内存条。DDR3的时序相当复杂，对DDR3 的读写操作大都借助 IP 核来完成。 2、MIG DDR3 IP核的介绍  &nbs
DDR工作原理
LonlyGod的专栏
06-12 5816
转自：http://hi.baidu.com/dark_hc/blog/item/217dd58f335a84e1503d9235.html DDR SDRAM全称为Double Data Rate SDRAM，中文名为“双倍数据流SDRAM”。DDR SDRAM在原有的SDRAM的基础上改进而来。也正因为如此，DDR能够凭借着转产成本优势来打败昔日的对手RDRAM，成为当今的主流。本文只着重讲
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值