SV学习笔记（16）

最新推荐文章于 2024-06-21 21:08:01 发布
最新推荐文章于 2024-06-21 21:08:01 发布
阅读量151 收藏 1
点赞数
文章标签： 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yuyi111c/article/details/124312694
版权

学习目标：

SV实验3 4

学习内容：

1.在这里插入图片描述
在这里插入图片描述
2.在这里插入图片描述
3.
在这里插入图片描述
4.
在这里插入图片描述

5.reg_pkg包括激励类型（reg_tran）、发送激励的driver、产生激励的generator、监测激励的monitor、agent

问题：

学习时间：

早：9-11.30
中：15-17

羽翼丶
关注
SV学习笔记（20）
yuyi111c的博客
05-07 533
学习目标： SV实验45 学习内容： 1.实验4 仲裁器（arbiter）：可以选择从不同的FIFO中读取数据，进而将数据进一步传送至整形器 整形器（formatter）：将数据按照一定的接口时序送出至下行接收端 控制寄存器（control reg）：专用的寄存器读写接口，负责接收命令并且对MCDF的功能做出修改 chnl_pkg跟实验3一致，chnl_driver即为chnl_initiator //chnl_agent的构造函数 function new(string name = "ch
SV学习笔记（十四）-覆盖率
maopao_TT的博客
08-18 1392
验证没有量化，那么就意味着没有尽头伴随着复杂的SoC系统的验证难度系数成倍增加，无论是定向测试还是随机测试，我们在验证的过程中终究要回答两个问题是否所有设计的功能在验证计划中都已经验证？代码中的某些部分是否从未执行过？覆盖率就是用来帮助我们在仿真中回答以上问题的指标覆盖率已经被广泛采用，作为衡量验证过程中的重要数据一旦通过覆盖率来量化验证，我们可以在更复杂的情况下捕捉一些功能特性是否被覆盖当我们在测试X特性时，Y特性是否也在同一时刻被使能和测试。
SV学习笔记（三）
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
04-03 1182
类是成员变量和成员方法的载体，这些成员可以完成 保存数据和处理数据的功能，并且类的变量和方法应该遵循“聚拢”原则，也就是一个类的功能要尽可能单一，做好专职工作。类作为载体，天生具备了闭合属性，也就是将其属性（变量）和方法封装在类的内部，不会直接暴露给外部，并且 可以通过protected和local的关键词，设置变量和方法的外部访问权限。如果没有指明访问类型，成员 默认为public （public并不是关键字），意味着子类和外部都可以访问。如果指明访问类型为 protecd ，那么。
SV学习笔记（12）
yuyi111c的博客
04-12 361
学习目标： SV绿皮书第六章：随机化 学习内容： 1.数组大小约束 class dyn_size; rand logic [31:0]d[]; constraint d_size {d.size() inside {[1:10];} endclass 2.约束数组中元素 class good_sum5; rand uint_len[]; constraint c_len{ foreach (len[i]) len[i] inside {[1:255]}; len.s
【SV基础】System Verilog学习+功能覆盖率模型开发（SVA和CoverGroup)
最新发布
m0_62972188的博客
06-21 1313
SystemVerilog，简称SV，是在Verilog的基础上扩展而来的，属于更高级的编程语言，引入了C++、Java、Python等高级语言也有的类的概念，更抽象，还有其他扩展功能，可以实现数字设计的扩展，功能更强大，也是验证的主流语言，UVM方法学正是基于SV语言开发的。
SV学习笔记—类
不定期分享IC验证学习笔记
02-09 2569
目录 1.类（class） 1.1验证中为什么需要面向对象（OOP）？ 1.1.1 OOP的三大特性 1.2术语 2.类的成员操作 2.1类的成员 2.2定制构造函数 1.类（class） 类是成员变量和成员方法的载体，一个类的功能应该尽可能简单，不应当承担过多的职责，更不应该承担不符合它的职责，这在设计模式中称之为单一职责原则（SRP Single Responsibility Principle） 1.1验证中为什么需要面向对象（OOP）？ 在Testbench包含但不限于以下
SV学习笔记（19）
yuyi111c的博客
04-29 1254
学习目标： SV实验1-5整理 学习内容： 问题： 学习时间： 4/27 晚：19.30-22
SV学习笔记（11）
yuyi111c的博客
04-01 1853
学习目标： SV绿皮书第六章：随机化 学习内容： 1.SV的约束是双向的，它会同时计算所有的随机变量的约束 增加或者删除任一变量的约束都会直接或者间接影响所有相关变量的值的选取 2.高效地使用位提取的约束 rand bit [31:0]addr; constraint near_page_boundry{ addr[11:0] inside {[0:20],[4075:4095]}; } 3.关系操作和双向约束 class Imp2; rand bit x; //0或1 r
SV学习笔记（1）
yuyi111c的博客
03-17 2593
学习目标： SV绿皮书第二章：数据类型 学习内容： 1.logic 不能有多个结构性驱动 2. 四值逻辑类型 二值逻辑类型 integer、logic、reg、net-type（wire、tri） byte、shortint、int、longint、bit 有符号 无符号 byte、shortint、int、longint、integer bit、logic、reg、net-type（wire、tri） byte a=8'b1000_0000; bit [8:0
SV重要知识点
gjbt123的博客
07-26 3922
SV学习记录
Verilog HDL双向开关
12-09
双向开关有：tran rtran tranif0 rtranif0 tranif1 rtranif1这些开关是双向的，即数据可以双向流动，并且当数据在开关中传播时没有延时。后4个开关能够通过设置合适的控制信号来关闭。tran和rtran开关不能被关闭。　　tran或rtran(tran 的高阻态版本)开关实例语句的语法如下：(r)tran [instance_name] (SignalA, SignalB );端口表只有两个端口，并且无条件地双向流动，即从SignalA向SignalB，反之亦然。　　其它双向开关的实例语句的语法如下：gate_type[instance_name] (Sign
SV/UVM 学习笔记07（随机约束与分布）
Aniran的博客
02-17 791
之前看课时忽略掉的细节：关系操作符 x->y 为正向约束，就是说x表达式满足时，y必须满足，而y满足时，x不必满足也可以达到要求。 x<->y为双向约束，就是说x和y同时满足时，该constraint才成立。 ...
SV知识点总结
qaunmhh的博客
07-19 2708
SV知识点整理
SV学习（1）——数据类型
Bunny9__的博客
01-14 8101
SV语法（1）——数据类型1. 两态数据类型2. 枚举类型和用户自定义类型2.1. 枚举类型2.2. 用户自定义3. 数组与队列3.1. 静态数组与压缩数组3.2. 动态数组3.3. 关联数组3.4. 队列4. 字符串5. 结构体和联合体6. 常量7. 文本表示8. 操作符和表达式 1. 两态数据类型 SV引入了两态的数据类型（1/ 0 ）来减少仿真器对内存的使用和提高仿真的运行效率，其中bit是无符号数，其他四个是有符号数：shortint、int、longint、byte bit a ;
SV入门基础
weixin_43740004的博客
08-16 4202
sv竞争冒险
自我学习记录——SV环境的基础知识
hcy18的博客
09-03 775
自我学习记录——SV环境的基础知识 文章目录前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 数据类型基础知识 前言 记录秋招
SV学习笔记（18）
yuyi111c的博客
04-27 250
学习目标： SV面向对象编程的高级技巧 学习内容： 问题： 学习时间： 早：9-11.30 中：15-17
搭建一个SV验证环境（1）
muyiwushui的博客
11-06 7705
创建transaction transaction是验证平台内传输信息的基本单元，transaction会将信息从一个验证组件发送到另一个验证组件里面；transaction结构通常与协议帧结构相关； 在这里我们定义一个最简单的帧，帧包含header、payload以及crc； class simple_packet ； rand bit [31:0] header； rand bit [ 7:0] payload []; rand bit [31:0] payload_len ;
SYNOPSYS DDR VIP use note
IC小白_calvin
07-13 3398
Based on version-2016.03/2016.06 (DDR2 looks like not stable & flexiable.。 2016.03 DDR2 VIP发现了很多bug，特别是一些AC timing和protocol的ERROR误报，所以项目进行到一半还好出了2016.06版) 1.vip路径问题        每一次generate vip,新产生的DDR_V
深入解读SystemVerilog路科验证V2完整学习笔记
资源摘要信息:"SystemVerilog路科验证V2学习笔记包含了全面的SystemVerilog学习内容，涵盖了从基础概念到高级应用的各个层面。本文将对学习笔记中的关键知识点进行详细解读。 第一章节主要围绕SystemVerilog环境...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值