Cadence - note: Swap pin and BackAnnotation 软件版本: Cadence16.6 例如在对FPGA等器件进行layout时会发现同一功能bank内的线序不合适,需要进行调整时,可以参考下述步骤: 1> 在OrCAD Capture CIS中设置pin group 设置需要交换的pin(确认器件pin脚电平标准、功能是否支持交换, 在原理图中: 右键 器件符号; 选择edit part; edit -> view package ; edit -> property; Pin group 列中,把等效pin脚写入同样的数字(非0); /* 不交换的pin脚也不要写0, 亲测写0不代表不能交换,后续BackAnnotation时会报错; */ -> DRC check; -> Create Netlist; 2> 在PCB Editor中: -> Import Netlist; -> 利用Swap pin功能交换需要交换的pin; -> file -> Export Logic logic type: design entry CIS, export to directory: 在原理图文件夹下新建一回注文件夹,并选这货; 3> 返回OrCAD Capture CIS中: -> tool -> BackAnnotate; netlist: 确认为之前在原理图文件夹下的回注文件夹; PCB Editor board file: layout的brd文件所在文件夹; 勾选 Update Schematic, View output File; /* 1> 中,设置好pin group生成netlist前确认DRC无误;*/