想要研究波形,不用抓,逻辑分析仪的软件可以直接模拟看
可以看到spi的时钟并不是一直向外输出时钟的:
1.当发送完一个字节的时候,spi的时钟脚会拉高一段时间来准备下个字节的发送
当cs脚拉高不发送数据时,时钟的引脚输出的是稳定的高电平,而不是时钟
想要研究波形,不用抓,逻辑分析仪的软件可以直接模拟看
可以看到spi的时钟并不是一直向外输出时钟的:
1.当发送完一个字节的时候,spi的时钟脚会拉高一段时间来准备下个字节的发送
当cs脚拉高不发送数据时,时钟的引脚输出的是稳定的高电平,而不是时钟