vhdl
Akimoto Akira
这个作者很懒,什么都没留下…
展开
-
学习日志之VHDL(8)
学习日志之VHDLimplementation of pentium4 adderstructureimplementation stepripple carry addersum generatorcarry generatorthe complete P4 addersome notes about VHDLabout configurationgenerate statementabout ...原创 2020-04-09 09:23:49 · 349 阅读 · 0 评论 -
学习日志之VHDL(3)——细节扫盲
关于移位指令在VHDL中运用的在潘松出版的《vhdl实用教程》中所表述的移位指令是通过调用numeric_std,signed或者是unsigned库来实现的,在库中会有一个SLL,SRL之类的移位指令,但是在VIVADO实际操作中却用不了。btw:Numeric_std用的时候会比后面两者加一个arith库更好一些:std_logic_arith、std_logic_unsigned、s...原创 2020-03-25 07:14:54 · 958 阅读 · 0 评论 -
学习日志之VHDL(2)——细节扫盲
VHDL数据类型VHDL是一种很注重数据类型的语言,每一个数据不管是哪一种(前面变量说不要标注类型是错的orz)都要在定义时表明其数据类型,且赋值也必须要符合定义。在VHDL中用来定义数据的类型可以分为两块,一块是VHDL已经预定义好的类型,这些类型包含在库中,另一些是用户自己能操作的自定义库。1. VHDL预定义库(这些不需要声明就能用的)boolean {false,true}...原创 2020-03-23 07:45:12 · 300 阅读 · 1 评论 -
学习日志之VHDL(1)——VHDL语言
目录VHDL文字描述规则:VHDL数据类型有如下几种:VHDL文字描述规则:1. 数字表示法>整数: 23_342e2=2334200>实数: 23_345.332_12=23345.33212(一定要加上浮点)>以数字基数表示的数:10#12#e2=1200(10:进制 12:数 e2:十进制指数)>物理量:1s, 30m, 3a, ...原创 2020-03-22 08:13:45 · 665 阅读 · 0 评论 -
学习日志之VHDL(4)
content:design of FSM design of HLSM-D trifle1. steps used to design FSM:assume an initialstate S0. list all of the possible states by changing the input's value do the last step for ever...原创 2020-02-15 09:23:49 · 106 阅读 · 0 评论 -
学习日志之VHDL(3)
content:1. HLSM2. RTL design1. HLSM是一种更复杂的FSM因为用普通的combinational logic+ register的模型不好描述了因此将reguster拆分成两个部分例如下图所示:其中其实这还是将cnt register还是放在了register的这个process里...reg: process(clk)beg...原创 2020-02-13 08:57:24 · 289 阅读 · 0 评论 -
学习日记之VHDL(2)
content:shift register counter and timer attribute VHDL type and operator原创 2020-02-12 07:56:20 · 395 阅读 · 0 评论 -
学习日记之VHDL(1)
context:a new design method and logic of FSM(finite state machine) two different kinds of reset safe FSM some trifles1. the structure of FSM can be divided into 2 parts: combinational logic a...原创 2020-02-11 06:56:03 · 376 阅读 · 0 评论