文章目录
ATPG
- ATPG工作流程
- fault collapsing的原则
Fault model
- 有哪些fault model以及他们的工作原理
Scan
- Scan寄存器结构
- Scan Chain的连接方式
- Partial scan如何处理
- 如何提升observability和controllability
- 如何测试delay fault
- LOC和LOS和Enhance scan的工作原理
Functional test
- SBST在处理器中的工作流程
- SBST在SoC中的工作流程和架构
- SBST在PCB板中的工作流程和架构
Memory BIST
- MBIST的基本结构
- MBIST可以检测的fault有哪些
- Memory需要检测的部件和模型
- 对于RAM的测试方法:MSCAN,CheckerBoard,GALPAT,MarchTest
- 用于SAF和TF检测的MarchElement
- 用于SOF检测的MarchElement
- 用于AF检测的MarchElement
- 用于DRF检测的MarchElement
- 用于CF检测的MarchElement
- m-bit RAM的测试需要重复算法多少次
- ROM的测试基本结构
Logic BIST
- 对combinational circuit 的 LBIST的基本结构和各自对应的实际电路
- Pattern generator有哪些方式
- 对sequential circuit的LBIST的基本结构和这两种结构之间的区别,以及这两种结构之间性能比较
- BILBO的结构
- STUMPS的结构工作逻辑和流程
- Tessent和DFTMAX是什么
boundary scan
- boundary scan要解决的问题
- bs cell的结构和功能
- bs在芯片中的结构
- TAP controller的结构
- PYPASS, IDCODE,USERCODE, ECIDCODE,SAMPLE/PRELOAD的操作流程
- EXTEST的流程和能够测量的一些fault
ATE
- ATE的工作流程和职能
- 主要的board test的种类和各自大致原理
AOI,AXI,In-circuit test, boundary scan, functional test
Iddq testing
- Iddq testing的概念
Fault tolerant design
- dependable system, safe system和reliable system的概念
- hardened technology的主要思想和分类
- Hardware redundancy的分类和技术
Active redundancy
Passive redundancy
- hot standby
- cold standby
Hybrid redundancy - Information redundancy的分类和技术
- Time redundancy的分类和技术
Risk analysis
- what is risk decomposition? classification?
分为两个部分:inductive是由原因到其产生的效果,deductive是由效果找到原因。主要的手段是FMEA,主要流程是将电路分解为多个部分,将部分再分解为元件,通过对元件失效方式的详述然后再往上探索部分失效途径。 - FTA(fault tree analysis)
是一种FMEA分析中常用于分析造成故障原因的方法。从结果找原因,以树形结构往原因分析